通路失效检测电路、方法及智能电子设备与流程

本申请涉及智能电子设备技术领域，尤其涉及一种通路失效检测电路、方法及智能电子设备。

背景技术：

智能电子设备包括多块印刷电路板（printedcircuitboard，pcb）或者柔性电路板（flexibleprintedcircuit，fpc），其中至少两块的pcb或者fpc通过同轴线缆连接。在智能电子设备的配装和售后维护过程中，往往需要对同轴线缆的通路是否失效进行判断。

目前，对于同轴线缆的通路是否失效的检测，通常需要搭载专业检测平台才得以实现。图1为现有技术中的一种同轴线缆通路失效检测示意图。参照图1所示，该检测平台包含有测试控制台11、测试仪器12、测试屏蔽箱13以及网线、射频传输线、通用串行总线（universalserialbus，usb）、通用接口总线（generalpurposeinterfacebus，gpib）等组件，待检测的智能电子设备被放置于测试屏蔽箱13中。可见，这种专业检测平台构成复杂、操作繁琐，并且还需要专业人员操作才能进行。因此，现有技术中的这种检测方案非常不便于配装和售后维护对通路失效与否的快速判断。

技术实现要素：

本申请提供一种通路失效检测电路、方法及智能电子设备，用于提供一种通路失效检测电路以实现单机进行通路失效检测，便于智能电子设备的配装及维护等过程中对通路失效与否的快速判断。

第一方面，本申请提供一种通路失效检测电路，包括：第一电路和第二电路；

所述第一电路的第一端与智能电子设备的处理器连接，所述第一电路的第二端与所述智能电子设备的第一同轴头连接，所述第一电路的第三端与第一预设外接电路连接，所述第二电路的第一端与第二同轴头连接，所述第二电路的第二端与第二预设外接电路连接，所述第一同轴头与所述第二同轴头通过同轴线缆连接；

通过读取到的所述处理器上预设接口的电平状态判断所述同轴线缆的通路是否失效。

在一种可能的设计中，当所述第一电路被配置于所述智能电子设备的主板上时，所述第二电路被配置于所述智能电子设备的副板上；

当所述第一电路被配置于所述智能电子设备的副板上时，所述第二电路被配置于所述智能电子设备的主板上。

在一种可能的设计中，所述第一电路，包括：交流导通-直流阻隔支路和分压支路；

所述分压支路的第一端为所述第一电路的第一端，所述分压支路的第二端为所述第一电路的第二端，所述分压支路的第三端与系统电源连接；

所述交流导通-直流阻隔支路的第一端与所述分压支路的第二端连接，所述交流导通-直流阻隔支路的第二端为所述第一电路的第三端。

在一种可能的设计中，所述分压支路，包括：分压单元和滤波单元，所述分压单元包括串联的第一分压元件、第二分压元件及第三分压元件，所述滤波单元包括第一滤波元件和第二滤波元件；

所述第一分压元件的第一端为所述分压支路的第一端，所述第一分压元件的第二端为所述分压支路的第二端，所述第三分压元件的第二端为所述分压支路的第三端；

所述第一滤波元件的第一端与所述第一分压元件的第一端连接，所述第一滤波元件的第二端接地，所述第二滤波元件的第一端连接于所述第二分压元件和所述第三分压元件之间，所述第二滤波元件的第二端接地。

在一种可能的设计中，所述第一分压元件为第一电感元件或者第一电阻元件，所述第二分压元件及所述第三分压元件为第二电阻元件；

所述第一滤波元件和所述第二滤波元件为第一电容元件。

在一种可能的设计中，所述交流导通-直流阻隔支路包括第二电容元件。

在一种可能的设计中，所述第二电路包括直流导通子支路和对地直流导通-交流阻隔支路；

所述直流导通子支路的第一端为所述第二电路的第一端，所述直流导通子支路的第二端为所述第二电路的第二端；

所述对地直流导通-交流阻隔支路的第一端与所述直流导通子支路的第二端连接，所述对地直流导通-交流阻隔支路的第二端接地。

在一种可能的设计中，所述直流导通子支路包括直通导线、串联的第二电感元件、并联的第三电容元件与串联的第三电感元件的组合、并联的第四电感与串联的第五电感的组合中的任一种；

所述对地直流导通-交流阻隔支路包括第六电感元件，所述第六电感元件的第一端为所述对地直流导通-交流阻隔支路的第一端，所述第六电感元件的第二端为所述对地直流导通-交流阻隔支路的第二端。

第二方面，本申请提供一种智能电子设备，包括第一方面所提供的任意一项所述的通路失效检测电路。

在一种可能的设计中，所述智能电子设备包括手机、平板或智能可穿戴设备。

第三方面，本申请提供一种通路失效检测方法，应用于第二方面所提供的任意一项所述的智能电子设备；所述方法，包括：

读取预设接口的电平状态，所述预设接口配置于所述智能电子设备的处理器上；

根据所述电平状态以及预设电平状态判断所述智能电子设备中同轴线缆的通路是否失效。

第四方面，本申请提供一种通路失效检测装置，包括：

读取模块，用于读取预设接口的电平状态，所述预设接口配置于所述智能电子设备的处理器上；

判断模块，用于根据所述电平状态以及预设电平状态判断所述智能电子设备中同轴线缆的通路是否失效。

第五方面，本申请提供一种电子设备，包括：

处理器；以及，

存储器，用于存储所述处理器的计算机程序；

其中，所述处理器配置为经由执行所述计算机程序来执行第三方面所提供的任意一种可能的通路失效检测方法。

第六方面，本申请提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第三方面所提供的任意一种可能的通路失效检测方法。

第七方面，本申请还提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现第三方面所提供的任意一种可能的通路失效检测方法。

本申请提供一种通路失效检测电路、方法及智能电子设备，该智能电子设备包括通路失效检测电路，通路失效电路包括第一电路和第二电路，第一电路的第一端与智能电子设备的处理器连接，第一电路的第二端与智能电子设备的第一同轴头连接，第一电路的第三端与第一预设外接电路连接，第二电路的第一端与第二同轴头连接，第二电路的第二端与第二预设外接电路连接，而第一同轴头与第二同轴头通过同轴线缆连接。其中，处理器上配置有预设接口，读取预设接口的电平状态，根据读取到的电平状态以及预设电平状态判断同轴线缆的通路是否失效。从而通过单机即可实现同轴线缆通路失效与否的检测，方便智能电子设备在配装以及维护等过程中对通路失效与否的快速判断。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种同轴线缆通路失效检测示意图；

图2为本申请实施例提供的一种应用场景示意图；

图3为本申请实施例提供的一种通路失效检测电路的结构示意图；

图4为本申请实施例提供的另一种通路失效检测电路的结构示意图；

图5为本申请实施例提供的再一种通路失效检测电路的结构示意图；

图6为本申请实施例提供的一种第一电路的结构示意图；

图7为本申请实施例提供的一种第一电路的电路示意图；

图8为本申请实施例提供的一种第二电路的结构示意图；

图9为本申请实施例提供的一种第二电路的电路示意图；

图10为本申请实施例提供的一种通路失效检测方法的流程示意图；

图11为本申请实施例提供的一种通路失效检测装置的结构示意图；

图12为本申请提供的一种电子设备的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的方法和装置的例子。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

智能电子设备包括多块印刷电路板（printedcircuitboard，pcb）或者柔性电路板（flexibleprintedcircuit，fpc），其中至少两块的pcb或者fpc通过同轴线缆连接。在智能电子设备的配装和售后维护过程中，往往需要对同轴线缆的通路失效与否进行判断。然而，现有的检测与判断手段通常需要搭载专业检测平台才可实现。这种检测平台构成复杂、操作繁琐，且还需要专业人员操作才能进行。可见，这种检测手段十分不便于在智能电子设备的配置和售后维护过程中进行通路失效与否的快速判断。

针对现有技术中存在的上述问题，本申请提供一种通路失效检测电路、方法及智能电子设备。本申请提供的通路失效检测电路的发明构思在于：在智能电子设备中设置一通路失效检测电路，该通路失效检测电路包括第一电路和第二电路。其中，第一电路的第一端与智能电子设备的处理器连接，第一电路的第二端与智能电子设备的第一同轴头连接，第一电路的第三端与第一预设外接电路连接，第二电路的第一端与第二同轴头连接，第二电路的第二端与第二预设外接电路连接，第一同轴头与第二同轴头通过同轴线缆连接，读取处理器上预设接口的电平状态，根据读取到的电平状态判断同轴线缆的通路是否失效。从而实现智能电子设备单机进行同轴线缆通路与否的检测，无需搭载额外的专门检测平台，检测手段简单易行，便于同轴线缆通路失效与否的快速判断。

以下，对本申请实施例的示例性应用场景进行介绍。

图2为本申请实施例提供的一种应用场景示意图，如图2所示，智能电子设备21中设置有通路失效检测电路22，智能电子设备21中的处理器可以被配置为执行本申请实施例提供的通路失效检测方法，通过读取智能电子设备21中预设接口的电平状态，以此判断同轴线缆的通路是否失效，实现智能电子设备21单机进行同轴线缆的通路失效与否的快速判断。

智能电子设备21可以为手机、平板或者智能手表等智能可穿戴设备中的任一种，图2中的智能电子设备21以手机为例示出。

需要说明的是，上述应用场景仅仅是示意性的，本申请实施例提供的通路失效检测电路、方法及智能电子设备包括但不仅限于上述应用场景。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

图3为本申请实施例提供的一种通路失效检测电路的结构示意图，如图3所示，本申请实施例提供的通路失效检测电路200，包括第一电路201和第二电路202。

第一电路201的第一端与智能电子设备300的处理器301连接，第一电路201的第二端与智能电子设备300的第一同轴头302连接，第一电路201的第三端与第一预设外接电路308连接，第二电路202的第一端与第二同轴头303连接，第二电路202的第二端与第二预设外接电路309连接，第一同轴头302与第二同轴头303通过同轴线缆304连接。

智能电子设备300的处理器301中通常配置有预设接口3010，通过读取到的预设接口3010的电平状态判断同轴线缆304的通路是否失效。

智能电子设备300中配置有多块电路板，例如至少配置有主板和副板，该主板和副板之间通过连接第一同轴头302和第二同轴头303的同轴线缆304得以连接。智能电子设备300的处理器301通常被配置于主板上。主板可以为pcb或fpc，副板也可以为pcb或fpc。

参照图3以及上述描述可知，由于同轴线缆304将智能电子设备300的主板和副板得以连接，而智能电子设备300的处理器上通常配置有预设接口3010，预设接口3010可以例如输入/输出端口（generalpurposei/oports，gpio），因而可以读取预设接口3010的电平状态，进而根据所读取到的该电平状态判断同轴线缆304的通路是否失效。

例如，将读取到的电平状态与预设电平状态进行比较，根据比较结果判断同轴线缆304的通路是否失效。具体地，假设预设电平状态为1时表示通路未失效，则若读取到的预设接口3010的电平状态为0，则表示通路失效；而若读取到的电平状态为1，则表示通路未失效。从而通过读取到的预设接口3010的电平状态即可实现对同轴线缆304的通路失效与否的快速判断。

另外，第一预设外接电路308和第二预设外接电路309可以为智能电子设备300中的其它任意电路。

本申请实施例提供的通路失效检测电路包括第一电路和第二电路，第一电路的第一端与智能电子设备的处理器连接，第一电路的第二端与智能电子设备的第一同轴头连接，第一电路的第三端与第一预设外接电路连接，第二电路的第一端与第二同轴头连接，第二电路的第二端与第二预设外接电路连接，而第一同轴头与第二同轴头通过同轴线缆连接。其中，读取处理器上配置的预设接口的电平状态，根据读取到的电平状态以及预设电平状态判断同轴线缆的通路是否失效。通过单机即可实现同轴线缆通路失效与否的检测，方便智能电子设备在配装以及维护等过程中对通路失效与否的快速判断。

通过上述实施例的描述可知，同轴线缆304通过连接第一同轴头302和第二同轴头303使得主板和副板得以连接。其中，第一电路201和第二电路202可以被分别配置于主板和副板上。

在一种可能的设计中，当第一电路201被配置于智能电子设备300的主板305上时，第二电路202被配置于智能电子设备300的副板306上，如图4所示，图4为本申请实施例提供的另一种通路失效检测电路的结构示意图。

在另一种可能的设计中，通路失效检测电路200中第一电路201和第二电路202的设置如图5所示，图5为本申请实施例提供的再一种通路失效检测电路的结构示意图。参照图5所示，在本实施例中，第一电路201被配置于智能电子设备300的副板306上，第二电路202被配置于智能电子设备300的主板305上。

图6为本申请实施例提供的一种第一电路的结构示意图。如图6所示，第一电路201，可以包括：交流导通-直流阻隔支路2012和分压支路2013。

参照图6所示，分压支路2013的第一端为第一电路201的第一端，用于与智能电子设备300的处理器连接。而分压支路2013的第二端为第一电路201的第二端，用于与智能电子设备300的第一同轴头302连接。另外，分压支路2013的第三端与智能电子设备300的系统电源307连接，用于提供电源。

交流导通-直流阻隔支路2012的第一端与分压支路2013的第二端连接，交流导通-直流阻隔支路2012的第二端为第一电路201的第三端，用于与第一预设外接电路308连接。其中，交流导通-直流阻隔支路2012用于导通交流电，阻隔直流电。

继续参照图6所示，分压支路2013包括有分压单元20131和滤波单元20132。其中，分压单元20131包括串联的第一分压元件401、第二分压元件402及第三分压元件403。第一分压元件401的第一端为分压支路2013的第一端，用于与智能电子设备300的处理器301连接，而第一分压元件401的第二端为分压支路2013的第二端，用于与智能电子设备300的第一同轴头302连接。另外，第三分压元件403的第二端为分压支路2013的第三端，用于与系统电源307连接。

可选地，图6中所示的第一电路201可能的一种电路图如图7所示，图7为本申请实施例提供的一种第一电路的电路示意图，参照图7所示，图6中所示的第一电路201的第一分压元件401可以设置为第一电感元件（如图7所示的l1），也可以设置为电阻等用于分压的第一电阻元件。第二分压元件402可以设置为第二电阻元件（如图7所示的r1），也可以设置为电感等分压元件，第三分压元件403也可以设置为第二电阻元件（如图7所示的r2）或者电感等分压元件。其中，需要说明的是，第一电感元件以及各第二电阻元件的具体规格可以根据智能电子设备300的规格类型等实际工况设置，对此，本实施不作限定。

继续参照图6所示，滤波单元20132包括：第一滤波元件501和第二滤波元件502。其中，第一滤波元件501的第一端与第一分压元件401的第一端连接，第一滤波元件501的第二端接地（图6中未示出接地）。而第二滤波元件502的第一端连接于第二分压元件402和第三分压元件403之间，第二滤波元件502的第二端接地（图6中未示出接地）。

可选地，第一滤波元件501和第二滤波元件502可以设置为例如图7中c1和c2所示的第一电容元件，其中，第一电容元件的具体规格可以根据智能电子设备300的规格类型等实际工况设置，对此，本实施不作限定。

可选地，图6所示的交流导通-直流阻隔支路2012可以包括第二电容元件（如图7所示的c3），用于导通交流电，阻隔直流电。其中，第二电容元件的具体规格可以根据智能电子设备300的规格类型等实际工况设置，对此，本实施不作限定。

另外，需要说明的是图6中所示的第一预设外接电路308未在图7中示出，图7中所示出的con201为一种同轴座3011。图7中示出了第一滤波元件501的第二端和第二滤波元件502的第二端的接地状态。

图8为本申请实施例提供的一种第二电路的结构示意图，如图8所示，第二电路202包括对地直流导通-交流阻隔支路2021和直流导通子支路2022。

其中，直流导通子支路2022的第一端为第二电路202的第一端，直流导通子支路2022的第二端为第二电路202的第二端，用于与第二预设外接电路309连接。

对地直流导通-交流阻隔支路2021的第一端与直流导通子支路2022的第二端连接，对地直流导通-交流阻隔支路2021的第二端为接地状态。

在一种可能的设计中，直流导通子支路2022可以为直通导线、串联的第二电感元件、并联的第三电容元件与串联的第三电感元件的组合、并联的第四电感与串联的第五电感的组合等电路中的任一种，用于提供直流通路。在实际工况中可以根据智能电子设备300的规格类型等实际情况设置直流导通子支路200具体的电路形式。

可选地，对地直流导通-交流阻隔支路2021可以包括如图9所示的第六电感元件601（l2），图8中所示的第二电路202可能的一种电路图如图9所示，图9为本申请实施例提供的一种第二电路的电路示意图。其中，图9中的直流导通子支路2022以直通导线为例示出。参照图8和图9所示，第六电感元件601的第一端为对地直流导通-交流阻隔支路2021的第一端，第六电感元件601的第二端为对地直流导通-交流阻隔支路2021的第二端，为接地状态。

需要说明的是，与直流导通子支路2022的第二端连接的第二预设外接电路309可以为智能电子设备300中的其它任意电路，图9中以芯片j3900为例示出，j3900也可以为同轴座等独立电子器件。

另外，第六电感元件601的具体规格可以根据智能电子设备300的规格类型等实际工况设置，对此，本实施不作限定。

通过对上述图3至图9所示实施例中的通路失效检测电路的描述可知，智能电子设备的处理器上配置有预设接口，而通路失效检测电路中第一电路的第一端与智能电子设备的处理器连接，因而可以读取预设接口的电平状态，根据所读取到的电平状态判断连接智能电子设备的主板与副板的同轴线缆的通路是否失效，实现智能电子设备单机对同轴线缆通路失效与否的快速判断。通路失效检测电路构成简单、操作容易，十分便于测试人员或维护人员在智能电子设备配置及售后维护过程中对同轴线缆通路失效与否的快速判断。

在上述实施例的基础上，本申请实施例还提供一种智能电子设备，该智能电子设备中可以设置有上述实施例提供的通路失效检测电路，以实现智能电子设备单机对同轴线缆通路失效与否的快速判断。

可选地，智能电子设备为手机、平板、智能手表等智能可穿戴设备中的任一种，对此，本实施不作限定。

图10为本申请实施例提供的一种通路失效检测方法的流程示意图，本实施例提供的通路失效检测方法应用于上述实施例提供的智能电子设备。如图10所示，本实施提供的通路失效检测方法，包括：

s101：读取预设接口的电平状态。

其中，预设接口配置于智能电子设备的处理器上。

s102：根据电平状态以及预设电平状态判断智能电子设备中同轴线缆的通路是否失效。

通过上述对于通路失效检测电路的描述可知，同轴线缆将智能电子设备的主板和副板得以连接，通路失效检测电路中第一电路的第一端与智能电子设备的处理器连接，处理器通常位于主板上。处理器上配置有预设接口，可以读取预设接口的电平状态，以此判断同轴线缆的通路是否失效。

例如，首先读取预设接口的电平状态，然后将读取到的电平状态与预设电平状态进行比较，根据比较结果判断同轴线缆的通路是否失效。具体地，假设预设电平状态为1时表示通路未失效，则若读取到的预设接口的电平状态为0，则表示通路失效；而若读取到的预设接口的电平状态为1，则表示通路未失效。从而根据读取到的预设接口的电平状态以及预设电平状态实现对同轴线缆的通路失效与否的快速判断。

本申请实施例提供的通路失效检测方法应用于设置有通路失效检测电路的智能电子设备。通路失效检测电路中第一电路的第一端与智能电子设备的处理器连接，处理器上通常配置有预设接口，可以首先读取预设接口的电平状态，根据所读取到的电平状态以及预设电平状态判断智能电子设备中同轴线缆的通路是否失效，从而通过智能电子设备单机即可实现对同轴线缆通路失效与否的检测，方便智能电子设备在配装以及维护等过程中对通路失效与否的快速判断。

下述为本申请提供的通路失效检测装置的实施例，可以用于执行本申请提供的通路失效检测方法。对于本申请装置实施例中未披露的细节，请参照本申请对应的方法实施例。

图11为本申请实施例提供的一种通路失效检测装置的结构示意图。如图11所示，本实施例提供的通路失效检测装置700，包括：

读取模块701，用于读取预设接口的电平状态。

其中，预设接口配置于智能电子设备的处理器上。

判断模块702，用于根据电平状态以及预设电平状态判断智能电子设备中同轴线缆的通路是否失效。

值得说明的，上述图11实施例提供的通路失效检测装置，可用于执行上述任一实施例提供的通路失效检测方法的各步骤，具体实现方式和技术效果类似，这里不再赘述。

本申请所提供的上述各装置实施例仅是示意性的，其中的模块划分仅仅是一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个模块可以结合或者可以集成到另一个系统。各个模块相互之间的耦合可以是通过一些接口实现，例如电性通信接口，也不排除可能是机械接口或其它形式接口。

图12为本申请提供的一种电子设备的结构示意图。如图12所示，该电子设备800可以包括：至少一个处理器801和存储器802。图12示出的是以一个处理器为例的电子设备。

存储器802，用于存放处理器801的计算机程序。具体地，程序可以包括程序代码，程序代码包括计算机操作指令。

存储器802可能包含高速ram存储器，也可能还包括非易失性存储器（non-volatilememory），例如至少一个磁盘存储器。

处理器801配置为用于执行存储器802存储的计算机程序，以实现以上各方法实施例中通路失效检测方法的各步骤。

其中，处理器801可能是一个中央处理器（centralprocessingunit，简称为cpu），或者是特定集成电路（applicationspecificintegratedcircuit，简称为asic），或者是被配置成实施本申请实施例的一个或多个集成电路。

可选地，存储器802既可以是独立的，也可以跟处理器801集成在一起。当存储器802是独立于处理器801之外的器件时，电子设备800，还可以包括：

总线803，用于连接处理器801以及存储器802。总线可以是工业标准体系结构（industrystandardarchitecture，简称为isa）总线、外部设备互连（peripheralcomponent，pci）总线或扩展工业标准体系结构（extendedindustrystandardarchitecture，eisa）总线等。总线可以分为地址总线、数据总线、控制总线等，但并不表示仅有一根总线或一种类型的总线。

可选的，在具体实现上，如果存储器802和处理器801集成在一块芯片上实现，则存储器802和处理器801可以通过内部接口完成通信。

本申请还提供了一种计算机可读存储介质，该计算机可读存储介质可以包括：u盘、移动硬盘、只读存储器（read-onlymemory，rom）、随机存取存储器（randomaccessmemory，ram）、磁盘或者光盘等各种可以存储程序代码的介质，具体的，该计算机可读存储介质中存储有计算机程序，当电子设备的至少一个处理器执行该计算机程序时，电子设备执行上述的各种实施方式提供的通路失效检测方法的各个步骤。

本申请实施例还提供一种计算机程序产品，该计算机程序产品包括计算机程序，该计算机程序存储在可读存储介质中。电子设备的至少一个处理器可以从可读存储介质读取该计算机程序，至少一个处理器执行该计算机程序使得电子设备实施上述的各种实施方式提供的通路失效检测方法的各个步骤。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。