高速电缆的测试系统、测试方法、测试装置、测试设备与流程

1.本技术涉及链路信号测试技术领域，特别是涉及一种高速电缆的测试系统、测试方法、测试装置、测试设备及计算机可读存储介质。


背景技术：

2.随着高速链路的发展，近年来人工智能等技术的发展对计算力也提出了更高的要求，还有各种xpu的出现，对系统互联技术也提出了更高的要求,特别是pcie信号的发展，已经从pcie1.0逐步发展到pcie5.0，链路损耗要求越来越严格，布板走线密度越来越大，因此为缩短走线压力，研发项目中逐步采用了高速线缆来搭配整机环境的链路搭建。
3.目前常用的高速线缆通常采用x4及x8的信号通道，面临的问题就是需要研发人员耗费大量的时间进行高速线缆测试验证，比如验证不同线缆长度的阻抗、损耗(loss)、延迟(skew)等重要的参数。
4.在对高速线缆进行测试时需要将高速线缆的各通道通过sma转接头连接到矢量分析仪上。由于高速线缆需要测试的通道较多，以x8高速线缆为例，至少需要64个sma转接头，并采用人工拆卸的方式将不同的通道连接到矢量分析仪上检测信号质量，消耗的sma转接头成本和人力成本都是巨大的。


技术实现要素：

5.本技术的目的是提供一种高速电缆的测试系统、测试方法、测试装置、测试设备及计算机可读存储介质，用于降低高速电缆质量测试所消耗的sma转接头成本和人力成本。
6.为解决上述技术问题，本技术提供一种高速电缆的测试系统，包括：第一多路选通开关，第二多路选通开关，测试仪器，以及分别与所述第一多路选通开关、所述第二多路选通开关和所述测试仪器连接的主控电路；
7.其中，所述第一多路选通开关设于待测高速线缆的第一高速线缆接口与所述测试仪器的第一端之间，所述第二多路选通开关设于所述待测高速线缆的第二高速线缆接口与所述测试仪器的第二端之间；
8.所述主控电路用于控制所述第一多路选通开关和所述第二多路选通开关将所述待测高速线缆的待测通道与所述测试仪器连通后，控制所述测试仪器对所述待测通道进行测试。
9.可选的，还包括设于所述第一多路选通开关与所述测试仪器的第一端之间的第一切换电路，和设于所述第二多路选通开关与所述测试仪器的第二端之间的第二切换电路；
10.所述主控电路具体用于控制所述第一切换电路、所述第二切换电路将所述第一多路选通开关和所述第二多路选通开关与所述测试仪器连通。
11.可选的，所述第一多路选通开关和所述第二多路选通开关均具体为一通道转八通道的高速信号切换芯片。
12.可选的，所述主控电路具体包括：基板管理控制器和复杂可编程逻辑器件；
13.其中，所述基板管理控制器的第一通信接口与所述测试仪器的通信接口连接，所述基板管理控制器的第二通信接口与所述复杂可编程逻辑器件的通信接口连接，所述复杂可编程逻辑器件的输出端分别与所述第一多路选通开关的控制端、所述第二多路选通开关的控制端连接；
14.所述复杂可编程逻辑器件用于根据所述基板管理控制器的控制命令切换所述第一多路选通开关的传输通道和所述第二多路选通的传输通道。
15.可选的，还包括与所述主控电路连接的用于接收测试指令的人机交互模块。
16.可选的，还包括分别与所述主控电路连接的温度传感器和风扇控制电路；
17.所述主控电路还用于根据所述温度传感器对所述测试系统的测温结果，控制所述风扇调节电路的风扇转速。
18.为解决上述技术问题，本技术还提供一种高速电缆的测试方法，应用于分别与第一多路选通开关、第二多路选通开关和测试仪器连接的主控电路，所述第一多路选通开关设于待测高速线缆的第一高速线缆接口与所述测试仪器的第一端之间，所述第二多路选通开关设于所述待测高速线缆的第二高速线缆接口与所述测试仪器的第二端之间，所述测试方法包括：
19.控制所述第一多路选通开关和所述第二多路选通开关将所述待测高速线缆的待测通道与所述测试仪器连通；
20.控制所述测试仪器对所述待测通道进行测试。
21.为解决上述技术问题，本技术还提供一种高速电缆的测试装置，应用于分别与第一多路选通开关、第二多路选通开关和测试仪器连接的主控电路，所述第一多路选通开关设于待测高速线缆的第一高速线缆接口与所述测试仪器的第一端之间，所述第二多路选通开关设于所述待测高速线缆的第二高速线缆接口与所述测试仪器的第二端之间，所述测试装置包括：
22.切换单元，用于控制所述第一多路选通开关和所述第二多路选通开关将所述待测高速线缆的待测通道与所述测试仪器连通；
23.测试单元，用于控制所述测试仪器对所述待测通道进行测试。
24.为解决上述技术问题，本技术还提供一种高速电缆的测试设备，包括：
25.存储器，用于存储计算机程序；
26.处理器，用于执行所述计算机程序，所述计算机程序被所述处理器执行时实现如上述任意一项所述高速电缆的测试方法的步骤。
27.为解决上述技术问题，本技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述高速电缆的测试方法的步骤。
28.本技术所提供的高速电缆的测试系统，通过设置第一多路选通开关、第二多路选通开关、测试仪器和主控电路，第一多路选通开关设于待测高速线缆的第一高速线缆接口与测试仪器的第一端之间，第二多路选通开关设于待测高速线缆的第二高速线缆接口与测试仪器的第二端之间，通过主控电路控制所述第一多路选通开关和所述第二多路选通开关将所述待测高速线缆的待测通道与所述测试仪器连通后，控制所述测试仪器对所述待测通道进行测试，仅需在测试仪器的信号端口与多路选通开关之间设置sma转接头即可，无需对
应每个待测通道设置sma转接头，不仅有效减少了高速线缆测试所需sma转接头的数量，且无需拆卸sma转接头切换测试通道，提高了高速线缆质量测试的自动化水平，节约了人力。
29.本技术还提供一种高速电缆的测试方法、测试装置、测试设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
30.为了更清楚的说明本技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1为本技术实施例提供的一种高速电缆的测试系统的结构示意图；
32.图2为本技术实施例提供的另一种高速电缆的测试系统的结构示意图；
33.图3为本技术实施例提供的一种高速电缆的测试方法的流程图；
34.图4为本技术实施例提供的一种高速电缆的测试装置的结构示意图；
35.图5为本技术实施例提供的一种高速电缆的测试设备的结构示意图；
36.其中，101为第一多路选通开关，102为第二多路选通开关，103为测试仪器，104为主控电路。
具体实施方式
37.本技术的核心是提供一种高速电缆的测试系统、测试方法、测试装置、测试设备及计算机可读存储介质，用于降低高速电缆质量测试所消耗的sma转接头成本和人力成本。
38.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
39.实施例一
40.图1为本技术实施例提供的一种高速电缆的测试系统的结构示意图。
41.如图1所示，本技术实施例提供的高速电缆的测试系统包括：第一多路选通开关101，第二多路选通开关102，测试仪器103，以及分别与第一多路选通开关101、第二多路选通开关102和测试仪器103连接的主控电路104；
42.其中，第一多路选通开关101设于待测高速线缆的第一高速线缆接口与测试仪器103的第一端之间，第二多路选通开关102设于待测高速线缆的第二高速线缆接口与测试仪器103的第二端之间；
43.主控电路104用于控制第一多路选通开关101和第二多路选通开关102将待测高速线缆的待测通道与测试仪器103连通后，控制测试仪器103对待测通道进行测试。
44.本技术实施例通过针对高速线缆的两个高速线缆接口分别设置多路选通开关，将sma接口连接于测试仪器103上，由主控电路104控制多路选通开关选通不同的通道完成对待测高速线缆的待测通道的切换，并控制测试仪器103针对该待测通道进行测试，仅需在测试仪器103的信号端口与多路选通开关之间设置sma转接头即可，无需对应每个待测通道设
置sma转接头，不仅有效减少了高速线缆测试所需sma转接头的数量，且无需拆卸sma转接头切换测试通道，提高了高速线缆质量测试的自动化水平，节约了人力。
45.在具体实施中，测试仪器103具体可以采用矢量分析仪。第一多路选通开关101和第二多路选通开关102具体可以采用高速双向通道复用控制器，如高速信号切换芯片。
46.根据待测高速线缆的待测通道的数量设计由第一多路选通开关101和第二多路选通开关102构成的通道切换电路。记第一多路选通开关101的第一端连接第一高速线缆接口，第一多路选通开关101的第二端连接设于测试仪器103的第一端，第二多路选通开关102的第一端连接第二高速线缆接口，第二多路选通开关102的第二端连接设于测试仪器103的第二端；则第一多路选通开关101的第一端的引脚数量之和应大于第一高速线缆接口的引脚数量之和，第二多路选通开关102的第一端的引脚数量之和应大于第二高速线缆接口的引脚数量之和。若采用高速信号切换芯片，则可能单个高速信号切换芯片无法满足连接高速线缆接口所有引脚的需求，则视高速信号切换芯片的单侧引脚数量与高速线缆接口的引脚数量设计本技术实施例提供的高速电缆的测试系统所包括的第一多路选通开关101的数量和第二多路选通开关102的数量。例如，若待测高速线缆为x8高速线缆，则一个高速线缆接头需要16个引脚，则第一多路选通开关101，第二多路选通开关102均可以采用一通道转八通道的高速信号切换芯片，且设置两个第一多路选通开关101、两个第二多路选通开关102。
47.可以理解的是，若只需要一个第一多路选通开关101和一个第二多路选通开关102，则针对待测高速线缆的待测通道的差分信号，只需要测试仪器103的两个信号端口作为输入，两个信号端口作为输出即可，此时需要预先在测试仪器103上连接四个sma转接头，或在第一多路选通开关101、第二多路选通开关102面向测试仪器103一侧连接四个sma转接头，即只需要四个sma转接头即可完成测试。若需要采用两个及以上第一多路选通开关101，以及两个及以上第二多路选通开关102，则还需要根据测试仪器103的信号端口的数量确定是否需要增设多路选通开关与测试仪器103之间的切换电路。若测试仪器103能够提供足够的信号端口，则可以将各第一多路选通开关101和各第二多路选通开关102均直接连接在测试仪器103的信号端口连接上，通过主控电路104控制测试仪器103读取不同待测通道或控制不同的多路选通开关选通的方式实现通道切换。
48.而若需要采用两个及以上第一多路选通开关101，以及两个及以上第二多路选通开关102，而测试仪器103不能够提供足够的信号端口，则为实现对待测高速线缆的所有待测通道的测试，本技术实施例提供的高速电缆的测试系统还可以包括设于第一多路选通开关101与测试仪器103的第一端之间的第一切换电路，和设于第二多路选通开关102与测试仪器103的第二端之间的第二切换电路；主控电路104具体用于控制第一切换电路、第二切换电路将第一多路选通开关101和第二多路选通开关102与测试仪器103连通。
49.具体的，第一切换电路的切换开关设于各第一多路选通开关101的第二端与测试仪器103的第一端之间，第二切换电路的切换开关设于各第二多路选通开关102的第二端与测试仪器103的第二端之间。第一切换电路的切换开关和第二切换电路的切换开关可以采用但不限于继电器、三极管、mos管等实现。第一切换电路的切换开关的控制端和第二切换电路的切换开关的控制端分别与主控电路104连接，用于实现将不同的第一多路选通开关101和第二多路选通开关102与测试仪器103的信号端口的sma转接口连通。
50.每切换至待测高速线缆的一待测通道后，主控电路104控制测试仪器103，运行预先编写的测试脚本读取测试参数，完成对插入损耗(sdd)、串扰参数(scd)、回波损耗(scc)、时延(skew)等参数的测试。具体可以通过与测试仪器103通信读取并保存测试仪器103的测试波形，提取待测参数，进一步还可以根据预先设置的标准参数进行评估得到评估结果，从而根据各待测参数的测试结果生成测试报告，在本地进行保存，或通过通信器发送至其他位置。
51.实施例二
52.图2为本技术实施例提供的另一种高速电缆的测试系统的结构示意图。
53.在上述实施例的基础上，如图2所示，在本技术实施例提供的高速电缆的测试系统中，主控电路104具体可以包括：基板管理控制器(baseboard management controller，bmc)和复杂可编程逻辑器件(complex programmable logic device，cpld)；
54.其中，基板管理控制器的第一通信接口与测试仪器103的通信接口连接，基板管理控制器的第二通信接口与复杂可编程逻辑器件的通信接口连接，复杂可编程逻辑器件的输出端分别与第一多路选通开关101的控制端、第二多路选通开关102的控制端连接；
55.复杂可编程逻辑器件用于根据基板管理控制器的控制命令切换第一多路选通开关101的传输通道和第二多路选通的传输通道。
56.为优化自动控制与提供足够的控制引脚，可以采用bmc作为主控元件，采用cpld提供更多的控制引脚，将bmc下达的控制指令转换为对具体元件的控制信号。cpld可以采用其他逻辑器件代替，如现场可编程逻辑门阵列(field programmable gate array，fpga)。
57.bmc和cpld之间可以通过i2c总线通信进行逻辑交互，cpld输出gpio信号控制第一多路选通开关101和第二多路选通开关102完成待测通道的自动切换。bmc可以通过rj45网口与测试仪器103(矢量分析仪)进行通信交互。
58.bmc具体可以采用ast2500_bmc管理控制器。
59.在涉及到的多路选通开关数量较多时，可以设置多个cpld。例如可以设置两个cpld，一个用于控制第一多路选通开关101，另一个用于控制第二多路选通开关102。
60.在上述实施例中提到的第一切换电路和第二切换电路，具体可以由bmc控制，也可以由bmc下达指令由cpld进行直接控制。
61.以采用两个第一多路选通开关101(sma1_tx、sma2_rx)、两个第二多路选通开关102(sma3_tx、sma4_rx)、两个cpld为例，测试仪器103为矢量分析仪为例，如图2所示(图中未示出第一切换电路和第二切换电路)，第一多路选通开关101(sma1_tx、sma2_rx)的第一端分别连接第一高速线缆接口的tx0～txn引脚、rx0～rxn引脚，第二多路选通开关102(sma3_tx、sma4_rx)的第一端分别连接第二高速线缆接口的tx0～txn引脚、rx0～rxn引脚。矢量分析仪与多路选通开关的连接方式分为以下两种：
62.矢量分析仪的信号端口t1、t3连接sma1_tx的dp、dn引脚，r2、t4连接sma4_rx的dp、dn引脚；
63.矢量分析仪的信号端口t1、t3连接sma2_rx的dp、dn引脚，r2、t4连接sma3_tx的dp、dn引脚。
64.具体可以由bmc或cpld控制第一切换电路、第二切换电路完成上述两种连接方式的切换。
65.基于上述实施方式，记第一多路选通开关101一侧的cpld为cpld_a，记第二多路选通开关102一侧的cpld为cpld_b，则两个cpld控制多路选通开关的控制命令可以参考下表。
66.表1控制指令参考表
[0067][0068][0069]
在对x8高速线缆的八个待测通道的不同方向的传输功能进行测试时，具体可以参照上述表格的控制命令设计cpld对第一多路选通开关101、第二多路选通开关102的控制命令。
[0070]
实施例三
[0071]
在上述实施例的基础上，为提供更为便利的测试条件，如图2所示，本技术实施例提供的高速电缆的测试系统还可以包括与主控电路104连接的用于接收测试指令的人机交互模块。
[0072]
在具体实施中，可以采用拨码开关来接收测试指令，针对x8高速线缆，具体可以采
用四位拨码开关(abcd)接收测试指令，则测试指令可以参考如下表格：
[0073]
表2四位拨码开关输入测试指令参考表
[0074]
abcd模式1111全自动切换模式0000只测试通道10001只测试通道20010只测试通道30011只测试通道40100只测试通道50101只测试通道60110只测试通道70111只测试通道8
[0075]
除此以外，还可以采用其他拨码组合与测试命令的对应形式，如采用abcd＝0000对应全自动切换测试模式，或者abcd＝0001时可以对应从待测通道2开始循环测试至待测通道8。
[0076]
此外，还可以采用其他如触控屏等形式实现人机交互模块。
[0077]
人机交互模块除了用于接收测试指令的接收模块外，还可以包括用于显示测试进度的显示模块。如图2所示，显示模块具体可以采用数码显示模块，具体可以通过bmc控制cpld执行切换命令后，控制cpld在数码显示模块显示当前在测试的待测通道的序号。
[0078]
可选的，人机交互模块可以采用触控屏一并实现接收功能和显示功能。
[0079]
实施例四
[0080]
为避免在对高速线缆进行长期测试时导致测试系统中的元器件过热损耗，在上述实施例的基础上，本技术实施例提供的高速电缆的测试系统还包括分别与主控电路104连接的温度传感器和风扇控制电路；
[0081]
主控电路104还用于根据温度传感器对测试系统的测温结果，控制风扇调节电路的风扇转速。
[0082]
在具体实施中，如图2所示，具体可以由bmc通过温度传感器采集测试系统面板上的温度，通过tach信号反馈到cpld_a中，cpld_a输出对应的pwm信号控制风扇的运行。同时如果cpld_a逻辑控制器无法检查到bmc发出的tach信号，则认为bmc处于死机状态，会对其进行复位操作，实现了监控bmc正常运行方案。
[0083]
在图2中，由cpld_a执行对第一多路选通开关101的控制以及对温度调节的控制，由cpld_b执行对第二多路选通开关102的控制以及对人机交互模块(包括数码显示模块和拨码开关)的控制，仅为举例。在实际应用中，可以根据需要设置其他组合以及连接形式。
[0084]
如图2所示，本技术实施例提供的高速电缆的测试系统还可以包括与主控电路连接的串口管理模块，具体可以为通过uart接口与bmc连接的串口管理模块。
[0085]
上文详述了高速电缆的测试系统对应的各个实施例，在此基础上，本技术还公开了与上述系统对应的高速电缆的测试方法、测试装置、测试设备及计算机可读存储介质。
[0086]
实施例五
[0087]
图3为本技术实施例提供的一种高速电缆的测试方法的流程图。
[0088]
本技术实施例提供的高速电缆的测试方法，应用于分别与第一多路选通开关、第二多路选通开关和测试仪器连接的主控电路，第一多路选通开关设于待测高速线缆的第一高速线缆接口与测试仪器的第一端之间，第二多路选通开关设于待测高速线缆的第二高速线缆接口与测试仪器的第二端之间，具体包括：
[0089]
控制第一多路选通开关和第二多路选通开关将待测高速线缆的待测通道与测试仪器连通；
[0090]
控制测试仪器对待测通道进行测试。
[0091]
可选的，主控电路控制第一多路选通开关和第二多路选通开关将待测高速线缆的待测通道与测试仪器连通，具体为：
[0092]
主控电路控制第一切换电路、第二切换电路将第一多路选通开关和第二多路选通开关与测试仪器连通。
[0093]
进一步的，本技术实施例提供的高速电缆的测试方法还包括：接收测试指令。
[0094]
进一步的，本技术实施例提供的高速电缆的测试方法还包括：根据温度传感器对测试系统的测温结果，控制风扇调节电路的风扇转速。
[0095]
由于方法部分的实施例与系统部分的实施例相互对应，因此方法部分的实施例请参见系统部分的实施例的描述。
[0096]
参考上述实施例二中提供的主控电路可以采用bmc和cpld实现，结合上述实施例三、实施例四，如图3所示，本技术实施例提供一种高速电缆的测试方法，具体包括：
[0097]
s301：测试系统上电。
[0098]
s302：cpld_a判断读取bmc_tach信息是否正常；如果是，则进入步骤s303；如果否，则重复执行。
[0099]
s303：cpld_b读取拨码开关abcd，判断是否为1111；如果是，则进入步骤s304；如果否，则进入步骤s305。
[0100]
s304：cpld_b通过i2c通信告知bmc切换至全自动切换模式，bmc控制数码显示模块显示当前测试通道后，进入步骤s306。
[0101]
s305：进入手动模式，读取拨码开关bcd值，进入步骤s306。
[0102]
s306：bmc通过i2c通信告知cpld_a、cpld_b进行待测高速线缆的待测通道切换。
[0103]
s307：bmc通过rj45网口与矢量分析仪通信获取测试打印报告。
[0104]
s308：bmc判断是否完成对待测高速线缆的所有待测通道的切换；如果是，则进入步骤s309；如果否，则返回步骤s302。
[0105]
s309：等待预设时间(如30s)未接收到指令；如果是，则测试结束。
[0106]
实施例六
[0107]
图4为本技术实施例提供的一种高速电缆的测试装置的结构示意图。
[0108]
如图4所示，本技术实施例提供的高速电缆的测试装置，应用于分别与第一多路选通开关、第二多路选通开关和测试仪器连接的主控电路，第一多路选通开关设于待测高速线缆的第一高速线缆接口与测试仪器的第一端之间，第二多路选通开关设于待测高速线缆的第二高速线缆接口与测试仪器的第二端之间，该测试装置包括：
[0109]
切换单元401，用于控制第一多路选通开关和第二多路选通开关将待测高速线缆的待测通道与测试仪器连通；
[0110]
测试单元402，用于控制测试仪器对待测通道进行测试。
[0111]
可选的，本技术实施例提供的高速电缆的测试装置还包括接收单元，用于接收测试指令。
[0112]
可选的，本技术实施例提供的高速电缆的测试装置还包括温度控制单元，用于根据温度传感器对测试系统的测温结果，控制风扇调节电路的风扇转速。
[0113]
由于装置部分的实施例与系统、方法部分的实施例相互对应，因此装置部分的实施例请参见系统、方法部分的实施例的描述，这里暂不赘述。
[0114]
实施例七
[0115]
图5为本技术实施例提供的一种高速电缆的测试设备的结构示意图。
[0116]
如图5所示，本技术实施例提供的高速电缆的测试设备包括：
[0117]
存储器510，用于存储计算机程序511；
[0118]
处理器520，用于执行计算机程序511，该计算机程序511被处理器520执行时实现如上述任意一项实施例所述高速电缆的测试方法的步骤。
[0119]
其中，处理器520可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器520可以采用数字信号处理dsp(digital signal processing)、现场可编程门阵列fpga(field－programmable gate array)、可编程逻辑阵列pla(programmable logic array)中的至少一种硬件形式来实现。处理器520也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器cpu(central processing unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器520可以集成有图像处理器gpu(graphics processing unit)，gpu用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器520还可以包括人工智能ai(artificial intelligence)处理器，该ai处理器用于处理有关机器学习的计算操作。
[0120]
存储器510可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器510还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器510至少用于存储以下计算机程序511，其中，该计算机程序511被处理器520加载并执行之后，能够实现前述任一实施例公开的高速电缆的测试方法中的相关步骤。另外，存储器510所存储的资源还可以包括操作系统512和数据513等，存储方式可以是短暂存储或者永久存储。其中，操作系统512可以为windows。数据513可以包括但不限于上述方法所涉及到的数据。
[0121]
在一些实施例中，高速电缆的测试设备还可包括有显示屏530、电源540、通信接口550、输入输出接口560、传感器570以及通信总线580。
[0122]
本领域技术人员可以理解，图5中示出的结构并不构成对高速电缆的测试设备的限定，可以包括比图示更多或更少的组件。
[0123]
本技术实施例提供的高速电缆的测试设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的高速电缆的测试方法，效果同上。
[0124]
实施例八
[0125]
需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可
以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
[0126]
另外，在本技术各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
[0127]
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本技术各个实施例所述方法的全部或部分步骤。
[0128]
为此，本技术实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如高速电缆的测试方法的步骤。
[0129]
该计算机可读存储介质可以包括：u盘、移动硬盘、只读存储器rom(read-only memory)、随机存取存储器ram(random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0130]
本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的高速电缆的测试方法的步骤，效果同上。
[0131]
以上对本技术所提供的一种高速电缆的测试系统、测试方法、测试装置、测试设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法、装置、设备及计算机可读存储介质而言，由于其与实施例公开的系统相对应，所以描述的比较简单，相关之处参见系统部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以对本技术进行若干改进和修饰，这些改进和修饰也落入本技术权利要求的保护范围内。
[0132]
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。