飞行时间传感器像素电路、结构及飞行时间传感器的制作方法

1.本技术属于传感器领域，尤其涉及一种飞行时间传感器像素电路、结构及飞行时间传感器。


背景技术：

2.飞行时间传感器是一种测距设备的重要部分，能够捕获目标物体的三维(three dimensional，3d)距离信息，获得3d图像；广泛应用在行为分析、监控、汽车自动驾驶、人工智能、机器视觉感知和图像3d增强等领域。随着半导体制造技术的不断进步，飞行时间传感器向着低功耗、高度集成及尺寸更小的技术方向发展；在多个应用领域中，用于采集3d数据的传感器芯片越来越趋于小型化。
3.飞行时间传感器，采用飞行时间法，测量光脉冲从光源发射端到目标物体反射后，再到传感器接收端的光的旅行时间，从而确定目标物体的距离信息。飞行时间传感器可以采用直接的方法获得光的旅行时间，也可以采用间接的方法获得光的旅行时间，间接方法是指记录光脉冲从发射到接收时间段的相位差，进而计算出光的旅行时间。
4.飞行时间传感器一般包括光源发射模块和光源感知模块。所述光源发射模块用于发射特定频率的正弦波或脉冲方波；所述光源感知模块，记录光发射到光接收时间段的相位差，进而计算出被测物体的距离信息。
5.光源感知模块一般包括感光像素模块和光电信号处理系统模块。感光像素，采用间接方法获得时间数据，需要采集正弦连续光波的四个相位信号：0度、90度、180度和270度，进而推算出时间信息。
6.在现有技术中，通常一个像素单元中包含有多个晶体管器件来实现光电相位信号的采集，需要完成的操作步骤包含光电电荷信号调制、光电电荷信号储存、光电电荷信号转为光电信号输出；四个光电相位信号的采集，需要四组光电电荷信号调制、光电电荷信号储存和光电电荷信号转为光电信号的电路晶体管器件模块，过多的电路晶体管器件会占据过多的像素面积，从而为像素感光灵敏度的提升和传感器尺寸小型化带来困难。


技术实现要素：

7.本技术的目的在于提供一种飞行时间传感器像素电路、结构及飞行时间传感器，旨在解决传统的飞行时间传感器存在的像素感光灵敏度差和传感器尺寸较大的缺陷。
8.本技术实施例提供了一种飞行时间传感器像素电路，包括a行b列像素单元，第m行第n列像素单元包括：光电转换元件，配置为接收调制光波以产生电荷；所述调制光波由光源发射电路所发送并经目标物体反射至所述光电转换元件；第一电荷存储转移电路，与所述光电转换元件连接，配置为根据第一电荷调制信号选择性调制所述调制光波的第一相位对应的所述电荷，以生成第一积分电荷信号，并根据第一控制选择信号将所述第一积分电荷信号输出；第二电荷存储转移电路，与所述光电转换元件连接，配置为根据第二电荷调制信号选择性调制所述调制光波的第二相位对应的所述电荷，以生成第二积分电荷信号，并
根据第二控制选择信号将所述第二积分电荷信号输出；第三电荷存储转移电路，与所述光电转换元件连接，配置为根据第三电荷调制信号选择性调制所述调制光波的第三相位对应的所述电荷，以生成第三积分电荷信号，并根据第三控制选择信号将所述第三积分电荷信号输出；第四电荷存储转移电路，与所述光电转换元件连接，配置为根据第四电荷调制信号选择性调制所述调制光波的第四相位对应的所述电荷，以生成第四积分电荷信号，并根据第四控制选择信号将所述第四积分电荷信号输出；电荷读出电路，与所述第三电荷存储转移电路的输出端和所述第二电荷存储转移电路的输出端连接，配置为根据所述第三积分电荷信号输出第三光电信号，以得到第三计算信号，并根据所述第二积分电荷信号输出第二光电信号，以得到第二计算信号；
9.其中，所述第m行第n列像素单元的电荷读出电路，还与第m行第n+1列像素单元的所述第一电荷存储转移电路的输出端和第m行第n+1列像素单元的所述第四电荷存储转移电路的输出端连接，配置为根据第m行第n+1列输出的所述第一积分电荷信号输出第m行第n+1列像素单元的第一光电信号，以得到第m行第n+1列像素单元的第一计算信号，并根据第m行第n+1列像素单元输出的所述第四积分电荷信号输出第m行第n+1列像素单元的第四光电信号，以得到第m行第n+1列像素单元的第四计算信号；
10.其中，基于每个像素单元对应的所述第一计算信号、所述第二计算信号、所述第三计算信号及所述第四计算信号获取飞行时间；a和b均为自然数，m为小于等于a的自然数，n为小于b的自然数。
11.本技术实施例还提供一种上述的飞行时间传感器像素电路的结构，第m行第n列像素单元的所述光电转换元件位于第m行第n列像素单元的中间位置，第m行第n列像素单元的所述电荷读出电路位于第m行第n列像素单元的所述光电转换元件的右侧，第m行第n+1列像素单元的所述第一电荷存储转移电路的输出端、第m行第n+1列像素单元的所述第四电荷存储转移电路、第m行第n列像素单元的所述第三电荷存储转移电路的输出端和第m行第n列像素单元的所述第二电荷存储转移电路的输出端连接至第m行第n列像素单元的所述电荷读出电路的输入端。
12.本技术实施例还提供一种飞行时间传感器，所述飞行时间传感器包括上述的飞行时间传感器像素电路；和/或，所述飞行时间传感器包括上述的飞行时间传感器像素电路的结构。
13.本实用新型实施例与现有技术相比存在的有益效果是：由于四个电荷存储转移电路分别调制调制光波的四个相位对应的电荷以生成四个积分电荷信号，左右相邻的像素单元共享电荷读出电路，可有效节省面积，进而提高像素光电转换元件的感光面积，提升像素感光灵敏度。
附图说明
14.为了更清楚地说明本实用新型实施例中的技术实用新型，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1为本技术一实施例提供的飞行时间传感器像素电路中像素单元的一种结构示
意图；
16.图2为本技术一实施例提供的飞行时间传感器像素电路中像素单元的另一种结构示意图；
17.图3为本技术一实施例提供的飞行时间传感器像素电路中电荷读出电路的一种结构示意图；
18.图4为本技术一实施例提供的飞行时间传感器像素电路中像素单元的一种电路原理示例图；
19.图5为本技术一实施例提供的飞行时间传感器像素电路的的一种版图示例图；
20.图6为本技术一实施例提供的飞行时间传感器像素电路的一种版图示例图；
21.图7为本技术一实施例提供的飞行时间传感器像素电路的光电信号读取示意图。
22.图8为本技术一实施例提供的飞行时间传感器像素电路的控制时序图。
具体实施方式
23.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
24.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
25.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
26.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
27.图1示出了本技术较佳实施例提供的飞行时间传感器像素电路中像素单元的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
28.上述飞行时间传感器像素电路包括a行b列像素单元，第m行第n列像素单元包括光电转换元件10、第一电荷存储转移电路11、第二电荷存储转移电路12、第三电荷存储转移电路13、第四电荷存储转移电路14以及电荷读出电路20。其中，a和b均为自然数，m为小于等于a的自然数，n为小于b的自然数。
29.光电转换元件10，配置为接收调制光波以产生电荷；调制光波由光源发射电路所发送并经目标物体反射至光电转换元件10。
30.第一电荷存储转移电路11，与光电转换元件10连接，配置为根据第一电荷调制信号选择性调制调制光波的第一相位对应的电荷，以生成第一积分电荷信号，并根据第一控制选择信号将第一积分电荷信号输出。
31.第二电荷存储转移电路12，与光电转换元件10连接，配置为根据第二电荷调制信
号选择性调制调制光波的第二相位对应的电荷，以生成第二积分电荷信号，并根据第二控制选择信号将第二积分电荷信号输出。
32.第三电荷存储转移电路13，与光电转换元件10连接，配置为根据第三电荷调制信号选择性调制调制光波的第三相位对应的电荷，以生成第三积分电荷信号，并根据第三控制选择信号将第三积分电荷信号输出。
33.第四电荷存储转移电路14，与光电转换元件10连接，配置为根据第四电荷调制信号选择性调制调制光波的第四相位对应的电荷，以生成第四积分电荷信号，并根据第四控制选择信号将第四积分电荷信号输出。
34.电荷读出电路20，与第三电荷存储转移电路13的输出端和第二电荷存储转移电路12的输出端连接，配置为根据第三积分电荷信号输出第三光电信号，以得到第三计算信号，并根据第二积分电荷信号输出第二光电信号，以得到第二计算信号。
35.第m行第n列像素单元的电荷读出电路20，还与第m行第n+1列像素单元的第一电荷存储转移电路11的输出端和第m行第n+1列像素单元的第四电荷存储转移电路14的输出端连接，配置为根据第m行第n+1列输出的第一积分电荷信号输出第m行第n+1列像素单元的第一光电信号，以得到第m行第n+1列像素单元的第一计算信号，并根据第m行第n+1列像素单元输出的第四积分电荷信号输出第m行第n+1列像素单元的第四光电信号，以得到第m行第n+1列像素单元的第四计算信号。
36.其中，基于每个像素单元对应的第一计算信号、第二计算信号、第三计算信号及第四计算信号获取飞行时间。
37.值得强调的是，在一种实施方式中，第一计算信号、第二计算信号、第三计算信号及第四计算信号基于像素一帧操作获取。
38.具体实施中，第一电荷存储转移电路11的输入端和第二电荷存储转移电路12的输入端通过第一开关电路与光电转换元件10的同一端连接，第三电荷存储转移电路13的输入端及第四电荷存储转移电路14的输入端通过第二开关电路与光电转换元件10的同一端连接。其中，第一开关电路配置为根据第一开关控制信号传输电荷，配置为根据第二开关控制信号传输电荷。
39.通过配置第一开关电路和第二开关电路，防止了不同相位对应的电荷之间的串扰。
40.第一相位、第二相位、所述第三相位以及所述第四相位分别为0度、90度、180度以及270度中的其中一个；调制光源周期由四个周期区间构成，各周期区间与第一相位、第二相位、第三相位以及第四相位一一对应，以得到各相位对应的所述电荷。
41.调制光源周期由四个周期区间构成，各周期区间与第一相位、第二相位、第三相位以及第四相位一一对应，以得到各相位对应的电荷。其中，四个周期区间的大小可以相同，第一相位、第二相位、第三相位以及第四相位分别位于四个周期区间的中间数值。例如，第一相位、第二相位、第三相位以及第四相位分别为0度、90度、180度和270度，四个周期区间分别为(-45度，45度)、(45度，135度)、(135度，225度)、(225度，315度)。
42.值得注意的是，第一相位、第二相位、第三相位以及第四相位可以依次排列。第一相位、第二相位、第三相位以及第四相位中每两个相邻的相位之间的相位差为90度。
43.通过第一相位、第二相位、第三相位以及第四相位中每两个相邻的相位之间的相
位差为90度，从而可以得到相位差为90度的四个相位的光电信号，便于时间信息的计算，进而提高了时间信息的计算效率。
44.如图2所示，第m行第n列像素单元还包括抗电荷串扰电路30。
45.抗电荷串扰(anti-blooming)电路30，与光电转换元件10、第一电荷存储转移电路11、第二电荷存储转移电路12、第三电荷存储转移电路13以及第四电荷存储转移电路14连接。抗电荷串扰电路30配置为根据抗电荷串扰控制信号清除光电转换元件10中的电荷。
46.通过抗电荷串扰电路30，使得每次时间信息测量时清除光电转换元件1011中的电荷，提高了时间信息的获取精度。
47.如图3所示，第m行第n列像素单元的电荷读出电路20包括第一电荷读出电路21和第二电荷读出电路22。
48.第一电荷读出电路21，第m行第n列像素单元的第二电荷存储转移电路12的输出端和第m行第n+1列像素单元的第一电荷存储转移电路11的输出端连接，配置为根据第m行第n列像素单元的第二积分电荷信号输出第m行第n列像素单元的第二光电信号，以得到第m行第n列像素单元的第二计算信号，并根据第m行第n+1列像素单元的第一积分电荷信号输出第m行第n+1列像素单元第一光电信号，以得到第m行第n+1列像素单元第一计算信号。
49.第二电荷读出电路22，第m行第n列像素单元的第三电荷存储转移电路13的输出端和第m行第n+1列像素单元的第四电荷存储转移电路14的输出端连接，配置为根据第m行第n列像素单元的第三积分电荷信号输出第m行第n列像素单元的第三光电信号，以得到第m行第n列像素单元的第三计算信号，并根据第m行第n+1列像素单元的第四积分电荷信号输出第m行第n+1列像素单元第四光电信号，以得到第m行第n+1列像素单元第四计算信号。
50.通过电荷读出电路20包括两个电荷读出组件，提高了电荷读出的速度，从而提高了时间信息获取的速度。
51.具体实施中抗电荷串扰控制信号、第一电荷调制信号、第二电荷调制信号、第三电荷调制信号、第四电荷调制信号、第一控制选择信号、第二控制选择信号、第三控制选择信号以及第四控制选择信号可以由控制逻辑输出。
52.本实用新型实施例还提供一种上述的飞行时间传感器像素电路的控制方法，其特征在于，所述控制方法包括步骤101和步骤102。
53.步骤101：基于全局曝光的方式得到所述第一积分电荷信号、所述第二积分电荷信号、所述第三积分电荷信号以及所述第四积分电荷信号；
54.步骤102：采用滚动方式逐行读取与各个积分电荷信号对应的光电信号。
55.图4示出了本实用新型实施例提供的飞行时间传感器像素电路的一种示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：
56.第一电荷存储转移电路11包括第一电荷转移晶体管104、第一电荷存储器件108以及第一电荷选择晶体管112。
57.第一电荷转移晶体管104的源极连接至第一电荷存储转移电路11的电荷输入端，第一电荷转移晶体管104的漏极与第一电荷存储器件108的源极连接，第一电荷存储器件108的漏极与第一电荷选择晶体管112的源极连接，第一电荷选择晶体管112的漏极连接至第一电荷存储转移电路11的第一积分电荷信号输出端。
58.第一电荷转移晶体管104的栅极连接至第一电荷调制信号控制线，第一电荷选择
晶体管112的栅极连接至第一控制选择信号控制线；
59.第一电荷存储器件108的栅极接入第一电压；其中，第一电压可以是根据实际需要指定的任意值的电压，也可以表示第一电荷存储器件108的第二端接地。
60.和/或；
61.第二电荷存储转移电路12包括第二电荷转移晶体管105、第二电荷存储器件109以及第二电荷选择晶体管113。
62.第二电荷转移晶体管105的源极连接至第二电荷存储转移电路12的电荷输入端，第二电荷转移晶体管105的漏极与第二电荷存储器件109源极连接，第二电荷存储器件109的漏极与第二电荷选择晶体管113的源极连接，第二电荷选择晶体管113的漏极连接至第二电荷存储转移电路12的第二积分电荷信号输出端。
63.第二电荷转移晶体管105的栅极连接至第二电荷调制信号控制线，第二电荷选择晶体管113的栅极连接至第二控制选择信号控制线；
64.第二电荷存储器件109的栅极接入第二电压；其中，第二电压可以是根据实际需要指定的任意值的电压，也可以表示第二电荷存储器件109的第二端接地。
65.和/或；
66.第三电荷存储转移电路13包括第三电荷转移晶体管106、第三电荷存储器件110以及第三电荷选择晶体管114。
67.第三电荷转移晶体管106的源极连接至第三电荷存储转移电路13的电荷输入端，第三电荷转移晶体管106的漏极与第三电荷存储器件110的源极连接，第三电荷存储器件110的漏极与第三电荷选择晶体管114的源极连接，第三电荷选择晶体管114的漏极连接至第三电荷存储转移电路13的第三积分电荷信号输出端。
68.第三电荷转移晶体管106的栅极连接至第三电荷调制信号控制线，第三电荷选择晶体管114的栅极连接至第三控制选择信号控制线；
69.第三电荷存储器件110的栅极接入第三电压；其中，第三电压可以是根据实际需要指定的任意值的电压，也可以表示第三电荷存储器件110的第二端接地。
70.和/或；
71.第四电荷存储转移电路14包括第四电荷转移晶体管107、第四电荷存储器件111以及第四电荷选择晶体管115。
72.第四电荷转移晶体管107的源极连接至第四电荷存储转移电路14的电荷输入端，第四电荷转移晶体管107的漏极与第四电荷存储器件111的源极连接，第四电荷存储器件111的漏极与第四电荷选择晶体管115的源极连接，第四电荷选择晶体管115的漏极连接至第四电荷存储转移电路14的第四积分电荷信号输出端。
73.第四电荷转移晶体管107的栅极连接至第四电荷调制信号控制线，第四电荷选择晶体管115的栅极连接至第四控制选择信号控制线；
74.第四电荷存储器件111的栅极接入第四电压。其中，第四电压可以是根据实际需要指定的任意值的电压，也可以表示第四电荷存储器件111的第二端接地。
75.第一电荷读出电路21包括第一复位晶体管116、第一源跟随晶体管118以及第一像素选择晶体管120；
76.第一复位晶体管116的漏极连接于第一电源，第一源跟随晶体管118的漏极连接于
第二电源，第一电源与第二电源相同或不同；第一复位晶体管116的源极以及第一源跟随晶体管118的栅极共同连接至积分电荷信号输入端，第一源跟随晶体管118的源极与第一像素选择晶体管120的漏极连接，第一像素选择晶体管120的源极连接至光电信号输出端po1(或po2)；
77.第一复位晶体管116的栅极连接至第一复位控制线，以作为第一电荷输出电路的第一复位控制信号输入端和第一电荷输出电路的第二复位控制信号输入端。
78.漂浮扩散有源区作为积分电荷输入端。
79.和/或；
80.第二电荷读出电路20包括第二复位晶体管117、第二源跟随晶体管119以及第二像素选择晶体管121；
81.第二复位晶体管117的漏极连接于第一电源，第二源跟随晶体管119的漏极连接于第二电源，第一电源与第二电源相同或不同；第二复位晶体管117的源极以及第二源跟随晶体管119的栅极共同连接至感应电荷输入端，第二源跟随晶体管119的源极与第二像素选择晶体管121的漏极连接，第二像素选择晶体管121的源极连接至光电信号输出端po2(或po1)；
82.第二复位晶体管117的栅极连接至第二复位控制线，以作为第二电荷输出电路的第三复位控制信号输入端和第二电荷输出电路的第四复位控制信号输入端。
83.漂浮扩散有源区作为积分电荷输入端。
84.抗电荷串扰电路30包括第一电荷释放晶体管122和第二电荷释放晶体管123；
85.第一电荷释放晶体管122的源极和第二电荷释放晶体管123和的源极共接于光电转换元件101的输出端，第一电荷释放晶体管122的漏极和第二电荷释放晶体管123和的漏极共接于控制电源，第一电荷释放晶体管122的栅极和第二电荷释放晶体管123和的栅极共同接入抗电荷串扰控制信号。电源的电压小于等于第一电源的电压，并大于0v。
86.光电转换元件101包含但不限于掩埋型光电二极管(pinned photodiode)、多晶硅栅型光电二极管(photogate photodiode)、电流辅助型光电器件(current assistance photodiode)；电荷存储器件包含但不限于mos晶体管型电容、多晶硅栅-绝缘体-多晶硅栅型电容、金属-绝缘体-金属型电容。
87.第一开关电路包括第一开关晶体管102。第一开关晶体管102的源极连接至第一开关电路的电荷输入端，第一开关晶体管102的漏极连接至第一开关电路的电荷输出端，第一开关晶体管102的栅极连接至第一开关电路的控制线。
88.第二开关电路包括第二开关晶体管103。第二开关晶体管103的源极连接至第二开关电路的电荷输入端，第二开关晶体管103的漏极连接至第二开关电路的电荷输出端，第二开关晶体管103的栅极连接至第二开关电路的控制线。
89.图5示出了本实用新型实施例提供的飞行时间传感器像素电路中像素单元的一种示例版图结构，图6示出了本实用新型实施例提供的飞行时间传感器像素电路的一种示例版图结构，图7示出了本实用新型实施例提供的飞行时间传感器像素电路的相位信号读取示意图，图8示出了本实用新型实施例提供的飞行时间传感器像素电路的时序控制示意图。为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：
90.在飞行时间传感器像素电路的版图中，第m行第n列像素单元的光电转换元件10位
于第m行第n列像素单元的中间位置，第m行第n列像素单元的电荷读出电路20位于第m行第n列像素单元的光电转换元件10的右侧，第m行第n+1列像素单元的第一电荷存储转移电路11的输出端、第m行第n+1列像素单元的第四电荷存储转移电路14、第m行第n列像素单元的第三电荷存储转移电路13的输出端和第m行第n列像素单元的第二电荷存储转移电路12的输出端连接至第m行第n列像素单元的电荷读出电路20的输入端。
91.具体实施中，第m行第n列像素单元的第一电荷读出电路21位于第m行第n列像素单元的光电转换元件10的右侧上方，第m行第n列像素单元的第一电荷读出电路21位于第m行第n列像素单元的光电转换元件10的右侧下方。
92.通过在飞行时间传感器像素电路中，左右相邻的像素单元共享电荷读出电路20，节省了电荷读出电路20中晶体管的配置。
93.在飞行时间传感器像素电路的第m行第n列像素单元的版图中，第一电荷转移存储电路和第二电荷转移存储电路位于光电转换元件10的顶部，第三电荷转移存储电路和第四电荷转移存储电路位于光电转换元件10的底部；且相连两行像素单元的版图布局之间为上下翻转180度的结构关系。或者，在第m行第n列像素单元内，第一电荷转移存储电路和第二电荷转移存储电路位于所述光电转换元件的底部，第三电荷转移存储电路和第四电荷转移存储电路位于光电转换元件的顶部；且相连两行像素单元的版图布局之间为上下翻转180度的结构关系。
94.具体实施中，在飞行时间传感器像素电路的第m行第n列像素单元的版图中，第一电荷转移存储电路位于光电转换元件10的顶部左上方，第二电荷转移存储电路位于光电转换元件10的顶部右上方，第三电荷转移存储电路位于光电转换元件10的底部右下方，第四电荷转移存储电路位于光电转换元件10的底部左下方。第一开关晶体管位于光电转换元件10的顶部正上方，第二开关晶体管位于光电转换元件10的底部正下方。
95.第m行第n列像素的第一电荷转移晶体管的栅极与第m+1行第n列像素的第一电荷转移晶体管的栅极连接；第m行第n列像素的第一电荷存储器件的栅极与第m+1行第n列像素的第一电荷存储器件的栅极连接；第m行第n列像素的第一电荷选择晶体管的栅极与第m+1行第n列像素的第一电荷选择晶体管的栅极连接；第m行第n列像素的第二电荷转移晶体管的栅极与第m+1行第n列像素的第二电荷转移晶体管的栅极连接；第m行第n列像素的第二电荷存储器件的栅极与第m+1行第n列像素的第二电荷存储器件的栅极连接；第m行第n列像素的第二电荷选择晶体管的栅极与第m+1行第n列像素的第二电荷选择晶体管的栅极连接。
96.通过上行像素单元的第一电荷转移存储电路的各相应器件栅极和第二电荷转移存储电路的各相应器件栅极分别与下行像素的第一电荷转移存储电路的各相应器件栅极和第二电荷转移存储电路的各相应器件栅极相互连接，使得各器件的栅极端控制线共享，从而节省金属走线数量，在一种实施方式中，可以是栅极控制线共享的两个晶体管的栅极材料层物理结构上彼此相接，可以通过一个接触孔实现电性引出。同时，对光电转换元件10的入射光遮挡影响较小，可进一步提升像素感光灵敏度。
97.第m行第n列像素的第三电荷转移晶体管的栅极与第m-1行第n列像素的第三电荷转移晶体管的栅极连接；第m行第n列像素的第三电荷存储器件的栅极与第m-1行第n列像素的第三电荷存储器件的栅极连接；第m行第n列像素的第三电荷选择晶体管的栅极与第m-1行第n列像素的第三电荷选择晶体管的栅极连接；第m行第n列像素的第四电荷转移晶体管
的栅极与第m-1行第n列像素的第四电荷转移晶体管的栅极连接；第m行第n列像素的第四电荷存储器件的栅极与第m-1行第n列像素的第四电荷存储器件的栅极连接；第m行第n列像素的第四电荷选择晶体管的栅极与第m-1行第n列像素的第四电荷选择晶体管的栅极连接。
98.通过上行像素单元的第三电荷转移存储电路的各相应器件栅极和第四电荷转移存储电路的各相应器件栅极分别与下行像素的第三电荷转移存储电路的各相应器件栅极和第四电荷转移存储电路的各相应器件栅极相互连接，使得各器件的栅极端控制线共享，从而节省金属走线数量。同时，对光电转换元件10的入射光遮挡影响较小，可进一步提升像素感光灵敏度。
99.所述第一电荷读出电路的输出端连接至第一输出列线，所述第二电荷读出电路的输出端连接至第二输出列线。
100.第一电荷释放晶体管位于光电转换元件10的右侧中间位置，第二电荷释放晶体管位于光电转换元件10的左侧中间位置；第m行第n列像素的第一电荷释放晶体管的漏极与第m行第n-1列像素的第二电荷释放晶体管的漏极连接，第m行第n列像素的第二电荷释放晶体管的漏极与第m行第n+1列像素的第一电荷释放晶体管的漏极连接。
101.通过左右相邻像素单元的第一电荷释放晶体管的漏极端与第二电荷释放晶体管的漏极端共享，节省了面积。同时，对光电转换元件10的入射光遮挡影响较小，可进一步提升像素感光灵敏度。
102.第一开关晶体管102与第二开关晶体管103关于像素单元中心水平线对称。
103.第一电荷转移存储电路与第四电荷转移存储电路关于像素单元中心水平线对称，第二电荷转移存储电路与第三电荷转移存储电路关于像素单元中心水平线对称；和/或，所述第一电荷转移存储电路与第二电荷转移存储电路关于像素单元中心竖直线对称，所述第三电荷转移存储电路与所述第四电荷转移存储电路关于像素单元中心竖直线对称。
104.第一电荷读出电路21与第二电荷读出电路22关于像素单元中心水平线对称；第一电荷释放晶体管122与第二电荷释放晶体管123关于像素单元中心竖直线对称。
105.通过像素阵列中平铺设置的每个共享像素单元采用紧凑的合理的布局设置设计方案，像素阵列中，左右像素单元对称、上下像素单元对称，结构工整，可有效降低飞行时间传感器像素电路采集光电信号的固定噪声，进而提升信号质量。本技术的飞行时间传感器像素电路，可有效提高像素的感光品质。
106.下面结合图7所示详细阐述飞行时间传感器像素电路的光电信号的读取方式。
107.图7所示，在每个像素单元中，第一电荷存储转移电路11、第二电荷存储转移电路12、第三电荷存储转移电路13、第四电荷存储转移电路14分别采集调制光波相位0度、90度、180度和270度相位中的其中一项光电电荷信号，分别标记为q1、q2、q3和q4；即：第一电荷存储转移电路11、第二电荷存储转移电路12、第三电荷存储转移电路13、第四电荷存储转移电路14分别采集的第一积分电荷信号q1、第二积分电荷信号q2、第三积分电荷信号q3和第四积分电荷信号q4。
108.第一积分电荷信号q1和第二积分电荷信号q2由第一电荷读出电路21分别转换为光电信号进行输出，标记为第一光电信号p1和第二光电信号p2；第三积分电荷信号q3和第四积分电荷信号q4由第一电荷读出电路21分别转换为光电信号进行输出，标记为第三光电信号p3和第四光电信号p4。
109.如图7所示。像素阵列中的各像素，采用同步全局方式采集调制光波相位积分电荷信号(q1、q2、q3和q4)，并且采用行滚动方式逐行读取像素中的相位光电信号(p1、p2、p3和p4)，分别由列信号输出线po1和po2分别输出四个相位光电信号(p1、p2、p3和p4)。
110.在图7所示的实施例示意图中，列线po1输出第m-1行像素的p1和p2信号、m行像素的p3和p4信号、m+1行的p1和p2信号，
111.列线po2输出第m-1行像素的p3和p4信号、m行像素的p1和p2信号、m+1行的p3和p4信号，
112.列线po1和po2分别对像素阵列中的p1、p2和p3、p4进行交错行式依次输出至下一级电路进行下一步信号处理。
113.在一种具体实施方式中，当所述像素电路包括所述第一电荷读出电路和所述第二电荷读出电路时，且且所述第一电荷读出电路的输出端连接至第一输出列线po1，所述第二电荷读出电路的输出端连接至第二输出列线po2时，该实施方式中的所述光电信号的读取方式说明如下：
114.图8所示的是本实用新型的飞行时间传感器像素阵列的时序控制示意图。图8中，示出了第m-1行像素p3、p4信号、第m行像素p1、p2、p3、p4信号和第m+1行像素p1、p2信号读出操作的时序，其它行像素的所述各光电信号采用图8所示时序方式依次滚动读出。图8中，光源采用正线连续光波，各时序低电位表示各相应晶体管的栅极被置为低电位并且各相应晶体管处于关闭状态，各时序高电位表示各相应晶体管的栅极被置为高电位并且各相应晶体管处于开启状态；其中po1和po2时序的高电位脉冲表示像素输出信号操作，m-1表示对m-1行像素的操作，m表示对m行像素的操作，m+1表示对m+1行像素的操作，p1、p2、p3、p4表示分别对像素p1、p2、p3、p4信号的操作，r表示对复位信号的操作，s表示对初始光电信号的操作。
115.图8所示时序，包含所述飞行时间传感器像素阵列信号采集操作中的三个步骤：复位操作、像素曝光操作、信号读取操作。
116.所述复位操作，为清除所述光电转换元件101中的电荷操作，和清除所述mos晶体管电容108、109、110、111中电荷操作；具体操作为，将102～107和112～117各晶体管栅极置为高电位，所述101、108、109、110、111中的电荷清除完毕后，将103、105～107和112～115各晶体管栅极置为低电位，保持102和104各晶体管栅极为高电位状态。所述复位操作完毕后，开启光源，像素开始曝光。
117.所述像素曝光操作，光源连续发射正弦调制光波，在曝光周期中光源发射n个2π的正弦调制光波，其中n为自然数；第一开关晶体管102的时序高电位为第一电荷转移晶体管104与第二电荷转移晶体管105的时序高电位之和，第二开关晶体管103的时序高电位为第三电荷转移晶体管106和第四电荷转移晶体管107的时序高电位之和；第一电荷转移晶体管104、第二电荷转移晶体管105、第三电荷转移晶体管106、第四电荷转移晶体管107分别调制采集的光电电荷信号为q1、q2、q3、q4。
118.所述信号读取操作，po1输出m+1行像素的p1、p2信号，和输出m行像素的p3、p4信号；po2输出m行像素的p1、p2信号，和输出m-1行像素的p3、p4信号。
119.具体操作为，将第一电荷释放晶体管122和第二电荷释放晶体管123时序置为高电位状态，将第一像素选择晶体管120时序置为高电位状态，给予第一复位晶体管116时序高
电位脉冲操作，对像素的漂浮扩散有源区进行复位，随后的po1和po2分别输出m+1行像素(m+1)_p1_r和m行像素m_p1_r的复位信号；
120.下一步，给予第一电荷选择晶体管112时序高电位脉冲操作和第一电荷存储器件108时序低电位脉冲操作，将第一电荷存储器件108中的光电电荷q1转移至漂浮扩散有源区，随后的po1和po2分别输出m+1行像素(m+1)_p1_s和m行像素m_p1_s的初始光电信号。
121.之后的p2、p3、p4的信号，由对相应晶体管时序进行配置来获取。
122.其中，通过上述方式可以实现基于所述第一输出线po1及所述第二输出线po2同时输出相邻行中的所述第一光电信号，即，m+1行像素(m+1)_p1_s和m行像素m_p1_s的初始光电信号。同理，通过上述方式还可以实现基于所述第一输出线及所述第二输出线同时输出相邻行中的所述第二光电信号；基于所述第一输出线及所述第二输出线同时输出相邻行中的所述第三光电信号；基于所述第一输出线及所述第二输出线同时输出相邻行中的所述第四光电信号。
123.进一步，所述m行像素的相位光电信号计算表达式为：
124.p1＝m_p1_r-m_p1_s
ꢀꢀꢀꢀ
(a1)
125.p2＝m_p2_r-m_p2_s
ꢀꢀꢀꢀ
(a2)
126.p3＝m_p3_r-m_p3_s
ꢀꢀꢀꢀ
(a3)
127.p4＝m_p4_r-m_p4_s
ꢀꢀꢀꢀ
(a4)
128.所述m-1行像素的相位光电信号计算表达式为:
129.p3＝(m-1)_p3_r-(m-1)_p3_s
ꢀꢀꢀꢀ
(b3)
130.p4＝(m-1)_p4_r-(m-1)_p4_s
ꢀꢀꢀꢀ
(b4)
131.所述m+1行像素的相位光电信号计算表达式为:
132.p1＝(m+1)_p1_r-(m+1)_p1_s
ꢀꢀꢀꢀ
(c1)
133.p2＝(m+1)_p2_r-(m+1)_p2_s
ꢀꢀꢀꢀ
(c2)
134.本实用新型的飞行时间传感器像素阵列所采集的光电信号，可计算出的光相位差为：
[0135][0136]
因此光的飞行时间为：
[0137][0138]
本技术实施例还提供一种飞行时间传感器，所述飞行时间传感器包括上述的飞行时间传感器像素电路。
[0139]
本实用新型实施例包括a行b列像素单元，在第m行第n列像素单元中，通过光电转换元件接收调制光波以产生电荷；调制光波由光源发射电路所发送并经目标物体反射至所述光电转换元件；第一电荷存储转移电路根据第一电荷调制信号选择性调制所述调制光波的第一相位对应的电荷以生成第一积分电荷信号，并根据第一控制选择信号将第一积分电荷信号输出；第二电荷存储转移电路根据第二电荷调制信号选择性调制调制光波的第二相位对应的电荷以生成第二积分电荷信号，并根据第二控制选择信号将第二积分电荷信号输出；第三电荷存储转移电路根据第三电荷调制信号选择性调制调制光波的第三相位对应的电荷以生成第三积分电荷信号，并根据第三控制选择信号将第三积分电荷信号输出；第四
电荷存储转移电路根据第四电荷调制信号选择性调制调制光波的第四相位对应的电荷以生成第四积分电荷信号，并根据第四控制选择信号将第四积分电荷信号输出；电荷读出电路根据第三积分电荷信号输出第三光电信号，以得到第三计算信号，并根据所述第二积分电荷信号输出第二光电信号，以得到第二计算信号；第m行第n列像素单元的电荷读出电路，还根据第m行第n+1列输出的所述第一积分电荷信号输出第m行第n+1列像素单元的第一光电信号，以得到第m行第n+1列像素单元的第一计算信号，并根据第m行第n+1列像素单元输出的所述第四积分电荷信号输出第m行第n+1列像素单元的第四光电信号，以得到第m行第n+1列像素单元的第四计算信号；其中，基于每个像素单元对应的所述第一计算信号、所述第二计算信号、所述第三计算信号及所述第四计算信号获取飞行时间；a和b均为自然数，m为小于等于a的自然数，n为小于b的自然数。故左右相邻的像素单元共享电荷读出电路，可有效节省面积，进而提高像素光电转换元件的感光面积，提升像素感光灵敏度。本实用新型提出的具有共享结构像素布局的飞行时间传感器像素阵列，采用四相光电信号p1、p2、p3和p4的采集方式，相邻左右列像素共享所述第一组光电信号读取器件和所述第二组光电信号读取器件，可有效节省面积，进而提高像素光电转换元件的感光面积，提升像素感光灵敏度；像素阵列中相邻上下行像素共享所述晶体管栅极端控制线金属走线，相邻左右列像素共享电荷释放晶体管的漏极端，对光电二极管的入射光遮挡影响较小，可进一步提升像素感光灵敏度。像素阵列中平铺设置的每个共享像素单元采用紧凑的合理的布局设置设计方案，像素阵列左右像素对称、上下像素对称，结构工整，可有效降低像素阵列采集光电信号的固定噪声，进而提升信号质量。本实用新型的飞行时间传感器像素阵列，可有效提高像素的感光品质。
[0140]
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
[0141]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。