一种防拆检测方法及电路与流程

1.本发明涉及芯片安全设计技术领域，特别涉及一种用于芯片中的防拆检测方法及电路。


背景技术：

2.当前社会正处于数字时代的蓬勃发展期，随着近几年物联网技术的高速发展，电子终端设备已经应用到社会发展的方方面面，越来越多的人开始重视电子终端设备的安全问题，对于电子终端设备中芯片的安全需求也越来越高。
3.防拆检测作为终端设备芯片安全设计的一项基本功能，可以有效防止无关人员非法拆机、破坏等操作，保护芯片和用户的重要信息的安全。本发明公开一种防拆检测方法及电路，具有配置灵活、便于扩展、适用广泛的特点。


技术实现要素：

4.本发明提供一种防拆检测方法及电路，适用于芯片中的防拆电路设计，可以灵活配置边沿和电平的检测模式，边沿检测模式采用无时钟的设计方法可适用于芯片的低功耗设计场景，即便在时钟关闭时仍然可以进行防拆检测；电平检测模式可灵活配置检测的采样频率和滤波次数，适用不同需求的应用场景。
5.本发明提出了一种防拆检测方法及电路，电路描述如下：包括：检测配置单元、边沿检测单元和电平检测单元。检测配置单元可配置检测开关、检测模式、滤波次数、采样频率及状态清除；边沿检测单元实现上升沿、下降沿的检测，上升沿检测过程：待检信号输入通过选择器(101)后作为d触发器(102)的时钟输入，d触发器(102)d端固定高电平，检测禁止或状态清除时d触发器(102)复位，d触发器(102)输出即为上升沿检测结果；下降沿检测过程：待检信号输入通过反相器(103)后送到选择器(104)，选择器(104)输出作为d触发器(105)的时钟输入，d触发器(105)d端固定高电平，检测禁止或状态清除时d触发器(105)复位，d触发器(105)输出即为下降沿检测结果，最后d触发器(102)和d触发器(105)经过或逻辑(106)输出即为边沿检测的有效检测事件；电平检测单元实现高电平、低电平的检测：包括计数单元1、对比单元1、计数单元2和对比单元2四个子单元，电平检测开启后计数单元1开始递增计数，计数到检测配置单元配置采样频率对应计数值后，计数单元1清零准备下一轮计数周期，同时由对比单元1产生采样脉冲，然后对比单元1产生的采样脉冲和检测电平同时作用到计数单元2，若在采样脉冲生效时刻对应的检测电平非预期值则计数单元2清零重新检测计数，若符合预期则计数单元2递增计数，直到检测配置单元配置滤波次数配置值后由对比单元2产生有效电平检测事件，最后有效电平检测事件和边沿检测事件(106)经过或逻辑(107)合并输出有效检测事件。
6.本发明提出了一种防拆检测方法及电路，方法描述如下：通过软件配置检测开关、检测模式、电平检测的采样频率和滤波次数；采用无时钟的组合电路进行边沿检测：通过二选一选择器实现在检测开关断开时边沿检测通路固定高电平，这样保证在检测开关开启时
若待检信号无边沿变化造成的误触发情况，选择器输出作为d触发器时钟，d触发器d端固定高电平来产生有效边沿检测事件，利用此种方式实现的边沿检测方法保证即使芯片在低功耗模式时钟关闭情况下依然可以完成检测，从而擦除重要信息、记录时间戳或唤醒系统等；电平检测电路通过两个计数单元和对比单元实现：在电平检测开关开启后计数单元1开始根据配置采样频率对应计数值进行周期性计数，通过对比单元1产生周期性采样脉冲，计数单元2根据对比单元1产生的采样脉冲和待检测电平完成滤波计数，滤波计数达到软件配置滤波计数值后通过对比单元2最终产生电平检测事件输出。该防拆检测方法解决了检测方式可配置性低，边沿检测在开启检测瞬间误触发的问题。
附图说明
7.图1为防拆检测电路的电路结构图
8.图2为边沿检测单元的上升沿检测电路的波形示意图
9.图3为边沿检测单元的下降沿检测电路的波形示意图
10.图4为电平检测单元的高电平检测电路的波形示意图
具体实施方式
11.下面结合附图与具体实施方式对本发明作进一步详细的说明：
12.本发明一种防拆检测方法及电路的电路结构如图1所示，包括：检测配置单元、边沿检测单元和电平检测单元。
13.检测配置单元：配置检测开关、检测模式、电平检测的采样频率和滤波次数，分别与边沿检测单元和电平检测单元相连；
14.边沿检测单元：与检测配置单元相连，实现上升沿、下降沿的检测，上升沿检测过程：待检测信号输入通过选择器(101)后作为d触发器(102)的时钟输入，d触发器(102)d端固定高电平，检测禁止或状态清除时d触发器(102)复位，d触发器(102)输出即为上升沿检测结果；下降沿检测过程：待检测信号输入通过反相器(103)后送到选择器(104)，选择器(104)输出作为d触发器(105)的时钟输入，d触发器(105)d端固定高电平，检测禁止或状态清除时d触发器(105)复位，d触发器(105)输出即为下降沿检测结果，最后d触发器(102)和d触发器(105)经过或逻辑(106)输出即为边沿检测的有效检测事件；
15.电平检测单元：与检测配置单元相连，实现高电平、低电平的检测，包括计数单元1、对比单元1、计数单元2和对比单元2四个子单元，电平检测开启后计数单元1开始递增计数，计数到检测配置单元配置采样频率对应计数值后由对比单元1产生采样脉冲，然后对比单元1产生的采样脉冲和有效检测电平同时作用到计数单元2，之后计数单元2递增计数到检测配置单元配置滤波次数配置值后由对比单元2产生有效电平检测事件，最后有效电平检测事件和边沿检测事件(106)经过或逻辑(107)合并输出有效检测事件。
16.首先，通过检测配置单元完成检测开关、检测模式、电平检测采样频率和滤波次数的配置；然后，若配置为边沿检测模式，通过边沿检测单元完成检测过程，若配置为电平检测模式，则通过电平检测单元完成检测过程；最后，输出有效检测事件。
17.结合图2描述的边沿检测单元的上升沿检测电路的波形示意图，图中pad为待检测信号，pos_det_en为上升沿检测开关，在t0时刻开启检测，pos_mux2_out为mux单元(101)输
出，可以看到在上升沿检测关闭时固定输出高电平，上升沿检测开启后输出待检测信号，pos_dff_out为d触发器(102)输出，在pos_mux2_out上升沿时图中t1时刻输出高电平作为上升沿有效检测事件输出，t2时刻表示上升沿检测关闭后d触发器(102)输出清零。
18.结合图3描述的边沿检测单元的下降沿检测电路的波形示意图，图中pad为待检测信号，neg_det_en为下降沿检测开关，在t0时刻开启检测，neg_inv_out为反相器(103)输出作为mux单元(104)的输入，neg_mux2_out为mux单元(104)输出，可以看到在下降沿检测关闭时固定输出高电平，下降沿检测开启后输出neg_inv_out，neg_dff_out为d触发器(105)输出，在neg_mux2_out上升沿时图中t1时刻输出高电平作为下降沿有效检测事件输出，t2时刻表示下降沿检测关闭后d触发器(105)输出清零。
19.结合图4描述的电平检测单元的高电平检测电路的波形示意图，图中pad为待检测信号，org_clk为电平检测电路工作的源时钟，lvl_det_en为高电平检测开关，在t0时刻检测开启，cntr1为计数单元1，在高电平检测开启后开始计数，图中采样频率计数值设为9，对应电平检测频率应为org_clk频率/(9+1)，smp_puls为对比单元1产生的周期性采样脉冲，它的频率即为电平检测频率，图中在t1、t3、t5时钟分别产生3个采样脉冲，cntr2为计数单元2，指示滤波计数，在每个采样脉冲期间结合检测电平进行滤波计数，图中待检测电平始终为高符合预期则cntr2递增计数，若在采样脉冲期间检测电平变为非预期，则cntr2会清0重新计数，图中滤波次数配置为3，lvl_vld_out为对比单元2输出，所以等cntr2在t6时刻计数到3后在t7时刻经对比单元2输出有效检测事件。实际应用时，用户可根据需求灵活配置电平采样频率和滤波次数。
20.以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。