适用于功率半导体器件的窄脉冲导通压降测试方法及电路与流程

1.本发明涉及一种导通压降测试方法及电路，尤其是一种适用于功率半导体器件的窄脉冲导通压降测试方法及电路。


背景技术：

2.测试功率半导体器件的导通电压时，需要用一脉冲电流源产生一个恒定的电流脉冲（电流脉冲的脉宽通常小于2ms，但不绝对）去激励被测功率半导体器件，然后用电压表去测量功率半导体器件的电压响应，取功率半导体器件进入稳态时的电压值即为量终的测试结果，从而能得到测量的导通电压。
3.由于功率半导体的导通压降（功率半导体器件导通状态时所产生的电压降）与功率半导体器件的温度相关，而测试过程中，功率半导体器件上的导通损耗会导致功率半导体器件出现升温而影响测试结果。因此，测试过程需要用一个恒定的电流脉冲去激励功率半导体器件，且电流脉冲的持续时间（下文简称脉宽）越短，测试过程所导致的功率半导体器件温度变化越小，测量时的温度条件精度越高。但脉宽越短，会导致电流源的设计难度越大，电流源的实现成本越高。综合考虑测试精度和成本，通常会取一个较合理的脉宽。例如，对于igbt（insulated gate bipolar transistor）/mosfet（metal-oxide-semiconductor field-effect transistor）/diode（二极管）类器件，脉宽通常在50μs~500μs范围，对于scr（silicon controlled rectifier）类器件，脉宽通常在100μs ~2000μs范围。
4.如图1所示，为二极管导通压降（vf）测试原理。将被测二极管放置在特定的温度条件下，使用一个电流源向二极管灌入特定电流，使用电压表采集被测二极管两端电压即为导通压降。
5.如图2和图3所示，分别为mosfet和igbt的导通压降的测试原理。与二极管导通压降测试不同的是，mosfet和igbt的导通压降测试还需要利用一个栅极偏置电压源让dut（被测功率半导体器件，此处即为mosfet或igbt）处于开启状态。另外，mosfet通常用rdson参数（导通电阻）来表述开启特性，本质上与导通压降相同。
6.功率半导体器件导通压降测试的核心技术为脉冲恒流电源，需要产生一个瞬时的恒定电流。如图4所示，为现有的脉冲恒流电源实现方案，是典型的压控恒流源。给脉冲恒流电源输入一个参考电压波形v
ref
(t)，脉冲恒流电源就会跟随输出一个电流波形i
force
(t)=v
ref
(t)/r
shunt
。如图5所示，为典型的导通压降测试波形，具体测试过程如下：t0~t1时间段：未测试状态，此时，v
ref
为零，i
force
为零。t1~t2时间段：v
ref
从零增加至目标值，i
force
从零上升到测试电流，该过程中被测功率半导体器件内部载流子分布在不断增加，此时功率半导体器件两端电压也不稳定。t2~t3时间段：v
ref
达到了目标值，i
force
达到了测试电流，但功率半导体器件内部载流子分布还未进入稳态，电压仍在变化。t3~t4时间段：在测试电流条件下，功率半导体器件内部载流子分布已进入稳态，电压基本稳定。t4~t5时间段：v
ref
从目标值降至零，i
force
从测试电流下降到零，此时器件两端电压也逐步降低到零。t5~t6时间段：测试结束；此时，v
ref
为零，i
force
为零。
7.导通压降具体是在t3~t4时间段内测试，通常情况下，取一段稳定的电压波形求均值即可。整个测试过程中，当功率半导体器件内部灌入电流时，功率半导体器件内部产生了热量积累，t
vj
也逐渐上升。考虑到t
vj
升高对测试精度的影响，t1~t5时间越短越好。t1~t2和t4~t5两段时间是给电流变化预留的时间，将电流变化率di/dt限制在较低的水平有利于波形稳定（否则有可能会出现波形振荡而影响测试结果）。实事上，传统的脉冲恒流源因响应速度较慢，t1~t2和t4~t5两段时间通常在50μs量级。而sic/gan器件测试时，t1~t5时长需要控制在10μs量级，而t1~t2和t4~t5两段时间长度需要控制在3μs以内，越短越好。
8.综上，随着技术的不断进步，功率半导体芯片的功率密度不断提高，其导通压降测试要求电流脉冲宽度做进一步压缩。尤其是在第三代功率半导体（sic/gan等）器件出现以后，功率半导体芯片的功率密度远远大于传统的硅基器件，其导通压降测试要求电流脉冲宽度压缩到50μs以内，甚至10μs。如此窄脉宽的脉冲电流源已难以通过传统的方式实现。


技术实现要素：

9.本发明的目的是克服现有技术中存在的不足，提供一种适用于功率半导体器件的窄脉冲导通压降测试方法及电路，其能有效提供功率半导体测试用的窄脉冲恒定电流，提高功率半导体器件的压降测试精度与可靠性。
10.按照本发明提供的技术方案，所述适用于功率半导体器件的窄脉冲导通压降测试方法，提供对待测功率半导体器件导通压降测试用的电流源，电流源与待测功率半导体器件的第一测试连接端适配连接，待测功率半导体器件的第二测试连接端以及电流源的接地端均直接接地；所述电流源包括一储能电容c1以及用于对储能电容c1充电的可调电压源v
adj
，储能电容c1通过一测试放电部与待测功率半导体器件的第一测试连接端适配连接，所述测试放电部包括用于控制测试状态的半导体开关t1以及与所述半导体开关t1串接的限制电阻r
limit
，其中，半导体开关t1受开通驱动信号pwm-drive控制；半导体开关t1处于关断状态时，利用可调电压源v
adj
对储能电容c1充电至所需电压状态，在对储能电容c1充电至所需的电压状态后，利用一开通驱动信号pwm-drive控制半导体开关t1导通，在半导体开关t1导通后，储能电容c1通过测试放电部对待测功率半导体器件放电，以向待测功率半导体器件加载一导通压降测试用的电流脉冲；在开通驱动信号pwm-drive的有效时间范围内，利用电压测量装置测量待测功率半导体的电压，以得到所需导通压降。
11.所述半导体开关t1为全控型半导体器件，半导体开关t1包括igbt、igct、mosfet、jfet、gto或hemt。
12.加载到待测功率半导体器件的电流脉冲的宽度与开通驱动信号pwm-drive的有效时间范围相一致，加载到待测功率半导体器件电流脉冲的宽度为2μs~2000μs。
13.所述待测功率半导体器件为功率二极管时，功率二极管的阳极端形成第一测试连接端，功率二极管的阴极端形成第二测试连接端。
14.所述待测功率半导体器件为可控型半导体器件时，还包括用于驱动所述待测功率半导体器件的偏置电源；对待测功率半导体器件测试时，利用偏置电源驱动待测功率半导体器件处于导通状态。
15.所述电压测量装置包括电压表。
16.r
t1
+r
dut
《《r
limit
，其中，r
t1
为半导体开关t1的导通电阻，r
dut
为待测功率半导体器件的导通电阻。
17.一种适用于功率半导体器件的窄脉冲导通压降测试电路，包括对待测功率半导体器件导通压降测试用的电流源，电流源与待测功率半导体器件的第一测试连接端适配连接，待测功率半导体器件的第二测试连接端以及电流源的接地端均直接接地；所述电流源包括一储能电容c1以及用于对储能电容c1充电的可调电压源v
adj
，储能电容c1通过一测试放电部与待测功率半导体器件的第一测试连接端适配连接，所述测试放电部包括用于控制测试状态的半导体开关t1以及与所述半导体开关t1串接的限制电阻r
limit
，其中，半导体开关t1受开通驱动信号pwm-drive控制；半导体开关t1处于关断状态时，利用可调电压源v
adj
对储能电容c1充电至所需电压状态，在对储能电容c1充电至所需的电压状态后，利用一开通驱动信号pwm-drive控制半导体开关t1导通，在半导体开关t1导通后，储能电容c1通过测试放电部对待测功率半导体器件放电，以向待测功率半导体器件加载一导通压降测试用的电流脉冲；在开通驱动信号pwm-drive的有效时间范围内，利用电压测量装置测量待测功率半导体的电压，以得到所需导通压降。
18.加载到待测功率半导体器件的电流脉冲的宽度与开通驱动信号pwm-drive的有效时间范围相一致，加载到待测功率半导体器件电流脉冲的宽度为2μs~2000μs。
19.r
t1
+r
dut
《《r
limit
，其中，r
t1
为半导体开关t1的导通电阻，r
dut
为待测功率半导体器件的导通电阻。
20.本发明的优点：利用电流源提供待测功率半导体所需的脉冲电流，半导体开关t1处于关断状态时，利用可调电压源v
adj
对储能电容c1充电至所需电压状态，在对储能电容c1充电至所需的电压状态后，利用一开通驱动信号pwm-drive控制半导体开关t1导通，在半导体开关t1导通后，储能电容c1通过测试放电部对待测功率半导体器件放电，以向待测功率半导体器件加载一导通压降测试用的电流脉冲；在开通驱动信号pwm-drive的有效时间范围内，利用电压测量装置测量待测功率半导体的电压，以得到所需导通压降，调节开通驱动信号pwm-drive的有效时间，即可实现所需脉冲宽度的电流脉冲，以能有效提供功率半导体测试用的窄脉冲恒定电流，提高功率半导体器件的压降测试精度与可靠性。
附图说明
21.图1为现有对二极管进行导通压降测试的原理图。
22.图2为现有对mosfet器件进行导通压降测试的原理图。
23.图3为现有对igbt器件进行导通压降测试的原理图。
24.图4为现有利用脉冲恒流电源进行导通压降测试的原理图。
25.图5为图4中导通压降测试的波形图。
26.图6为本发明对二极管进行导通压降测试的原理图。
27.图7为本发明对功率半导体器件进行导通压降测试的波形图。
28.图8为本发明对igbt器件进行导通压降测试的原理图。
29.图9为本发明对mosfet器件进行导通压降测试的原理图。
具体实施方式
30.下面结合具体附图和实施例对本发明作进一步说明。
31.为了能有效提供功率半导体测试用的窄脉冲恒定电流，提高功率半导体器件的压降测试精度与可靠性，本发明的适用于功率半导体器件的窄脉冲导通压降测试方法，具体地：提供对待测功率半导体器件导通压降测试用的电流源，电流源与待测功率半导体器件的第一测试连接端适配连接，待测功率半导体器件的第二测试连接端以及电流源的接地端均直接接地；所述电流源包括一储能电容c1以及用于对储能电容c1充电的可调电压源v
adj
，储能电容c1通过一测试放电部与待测功率半导体器件的第一测试连接端适配连接，所述测试放电部包括用于控制测试状态的半导体开关t1以及与所述半导体开关t1串接的限制电阻r
limit
，其中，半导体开关t1受开通驱动信号pwm-drive控制；半导体开关t1处于关断状态时，利用可调电压源v
adj
对储能电容c1充电至所需电压状态，在对储能电容c1充电至所需的电压状态后，利用一开通驱动信号pwm-drive控制半导体开关t1导通，在半导体开关t1导通后，储能电容c1通过测试放电部对待测功率半导体器件放电，以向待测功率半导体器件加载一导通压降测试用的电流脉冲；在开通驱动信号pwm-drive的有效时间范围内，利用电压测量装置测量待测功率半导体的电压，以得到所需导通压降。
32.具体地，待测功率半导体器件可以为常用的半导体器件，如二极管、igbt、mosfet、hemt（high electron mobility transistor）、scr（晶闸管）、gto（可关断晶闸管）、igct（integrated gate-commutated thyristor）等类型，待测功率半导体器件的具体形式可以根据需要选择，此处不再赘述。为了能实现对待测功率半导体器件进行导通压降测试，需要利用电流源提供功率半导体器件测试所需的电流脉冲，在测试时，待测功率半导体器件的第一测试连接端与电流源的电流输出端电连接，待测功率半导体器件的第二测试连接端以及电流源的接地端均接地。
33.本发明实施例中，电流源包括储能电容c1，一般地，储能电容c1的容值需要足够大，保证在放电过程中不会出现明显的电压跌落，因此，储能电容c1的具体容值可以根据待测功率半导体的类型等相关，以能保证储能电容c1在放电过程中不出现明显的电压跌落为准即可，此处不再赘述。利用可调电压源v
adj
能对储能电容c1进行充电，可调电压源v
adj
对储能电容c1充电的电压以能满足导通脉冲压降测试的需求为准，一般地，可调电压源v
adj
与储能电容c1并联，可调电压源v
adj
具体可以采用现有常用形式，以能满足对储能电容c1至所需的电压为准，此处不再赘述。
34.具体实施时，为了能对导通压降的过程进行控制，储能电容c1通过测试放电部与待测功率半导体器件的第一测试连接端适配连接，储能电容c1通过测试放电部能对待测功率半导体器件放电，且通过测试放电部还能对储能电容c1的放电状态进行控制，具体控制如打开或关闭储能电容c1对待测功率半导体器件的放电。
35.本发明实施例中，所述测试放电部包括用于控制测试状态的半导体开关t1以及与所述半导体开关t1串接的限制电阻r
limit
，其中，半导体开关t1受开通驱动信号pwm-drive控制；具体实施时，所述半导体开关t1为全控型半导体器件，半导体开关t1包括igbt、igct、mosfet、jfet、gto（gate turn-off thyristor）或hemt。半导体开关t1的类型具体可以根据
需要选择，以能满足受开通驱动信号pwm-drive导通均可，一般地，开通驱动信号pwm-drive加载到半导体开关t1的受控端，如半导体开关t1为mosfet器件或igbt器件时，开通驱动信号pwm-drive加载到半导体开关t1的栅极端，并在加载后，能控制开通驱动信号pwm-drive导通，开通驱动信号pwm-drive的电平状态以能有效满足控制半导体开关t1的导通即可，当撤去开通驱动信号pwm-drive后，半导体开关t1恢复关断状态，当半导体开关t1关断时，储能电容c1的电能无法通过测试放电部对待测功率半导体器件放电。
36.利用限制电阻r
limit
能对加载到待测功率半导体器件的电流脉冲进行调节与控制，限制电阻r
limit
不同时，得到的电流脉冲大小不同。具体实施时，r
t1
+r
dut
《《r
limit
，其中，r
t1
为半导体开关t1的导通电阻，r
dut
为待测功率半导体器件的导通电阻。
37.具体实施时，利用上述电流源对待测功率半导体器件时，一般地，需要先使得半导体开关t1处于关断状态，此时，利用可调电压源v
adj
对储能电容c1充电至所需电压状态，可调电压源v
adj
对储能电容c1的充电过程与储能电容c1的大小以及储能电容c1需要充电的电压相关，具体与现有相一致，为本技术领域人员所熟知，此处不再赘述。
38.在对储能电容c1充电至所需的电压状态后，即利用一开通驱动信号pwm-drive控制半导体开关t1导通。在半导体开关t1处于导通状态后，储能电容c1通过测试放电部对待测功率半导体器件放电，即储能电容c1通过半导体开关t1以及限制电阻r
limit
对待测功率半导体器件放电，以向待测功率半导体器件加载一导通压降测试用的电流脉冲；在开通驱动信号pwm-drive的有效时间范围内，利用电压测量装置测量待测功率半导体的电压，以得到所需导通压降。开通驱动信号pwm-drive的有效时间范围，具体是指驱动半导体开关t1导通的时间范围，即为图6、图8和图9中的tp范围。
39.本发明实施例中，加载到待测功率半导体器件的电流脉冲的宽度与开通驱动信号pwm-drive的有效时间范围相一致，加载到待测功率半导体器件电流脉冲的宽度为2μs~2000μs。即通过开通驱动信号pwm-drive能实现加载到待测功率半导体器件恒流脉冲的脉宽控制，根据需要的脉宽选择相应的开通驱动信号pwm-drive的有效时间，即可实现在窄脉冲下的导通压降测试，当然，也可以实现其他所需宽度脉冲的导通压降测试，具体可以根据需要选择。
40.具体实施时，所述电压测量装置包括电压表，电压表与待测功率半导体器件并联，电压表的具体型号可以根据待测功率半导体器件的类型以及导通压降的具体情况选择，以能满足实际对导通压降的测量为准，此处不再赘述。
41.综上，在半导体开关t1开通期间，加载到待测功率半导体器件的电流为i
force
=v
adj
/(r
t1
+r
limit
+r
dut
)。其中，r
t1
为半导体开关t1的导通电阻，r
dut
为待测功率半导体器件的导通电阻，v
adj
即为储能电容c1充电后的电压。由于r
t1
+r
dut
《《r
limit
，因此，电流i
force
=v
adj
/(r
t1
+r
limit
+r
dut
)≈v
adj
/r
limit
。如此，只要通过调整电压v
adj
即可得到测试所需要的电流i
force
。
42.具体地，通过使用尽可能高的电压v
adj
和尽可能大的电阻r
limit
有利于提升电流i
force
精度。例如，假设导通电阻r
t1
和导通电阻r
dut
均为50mω；若要得到100a的测试电流，可以令v
adj
=100v，r
limit
=1ω，则得到的电流i
force
=100v/1.1ω=91a，误差为9.1%。但若令v
adj
=100v，r
limit
=10ω，则得到的测试电流i
force
=1000v/10.1ω=99a，误差为1%。
43.对半导体开关t1的导通电阻r
t1
所引入的误差可以进一步改善，可以将r
t1
降到非常低的水平，例如使用infineon公司的ff2mr12km1产品，其导通电容只有2mω。r
t1
是确定的
值，可以适当提高电压v
adj
的值来补偿半导体开关t1导通的导通电阻r
t1
所引入的误差。例如：假设r
t1
=10mω，r
limit
=1ω，忽略待测功率半导体器件的导通电阻r
dut
。若要得到100a的测试电流，可以令v
adj
=101v，r
dut
所引入的误差也可以进一步改善，预估出待测功率半导体器件的导通电阻r
dut
值，调整电压v
adj
来补偿误差。
44.此外，可通过多次预测试，根据实际的电流值i
force
来调整电压v
adj
，直到实际的脉冲电流与目标脉冲电流足够接近。具体方法是若实际电流小于目标值则提高电压v
adj
，若实际电流大于目标值，则降低电压v
adj
。
45.如图6所示，所述待测功率半导体器件为功率二极管时，功率二极管的阳极端形成第一测试连接端，功率二极管的阴极端形成第二测试连接端。具体地，储能电容c1的一端与半导体开关t1的一端连接，半导体开关t1通过限制电阻r
limit
与功率二极管的阳极端连接，电容c1的另一端以及功率二极管的阴极端均接地。
46.如图7所示，为对功率半导体器件进行导通压降测试时的波形图，其中，t1~t3为半导体开关t1导通时间段，t1~t2为二极管内部载流子分布建立过程所导致的非稳态时段，t2~t3为二极管内部载流子分布稳定后的时段。导通压降就是在t2~t3时段内测试的，具体可以采集一段测量电压v
meas
波形后求平均值，即能得到导通压降。t1~t3为半导体开关t1导通时间段，即为由开通驱动信号pwm-drive控制半导体开关t1导通的有效时间。图7中，电流i
force
即为对待测功率半导体器件（即二极管）的恒流脉冲，tvj为二极管在测试时的结温。t0~t1时间段以及t3~t4时间段为半导体开关t1处于关断，v
t1g
为半导体开关t1的栅极电压波形，即为开通驱动信号pwm-drive的波形图。当开通驱动信号pwm-drive高于半导体开关t1的阈值电压时，半导体开关t1开通。当开通驱动信号pwm-drive电压低于半导体开关t1的阈值电压时，半导体开关t1关断。
47.进一步地，所述待测功率半导体器件为可控型半导体器件时，还包括用于驱动所述待测功率半导体器件的偏置电源；对待测功率半导体器件测试时，利用偏置电源驱动待测功率半导体器件处于导通状态。
48.图8中为可控性半导体器件为igbt时的导通压降测试示意图，图9为可控性半导体器件为mosfet时的导通压降测试示意图，图8和图9中待测功率半导体器件与电流源间的连接配合形式可以参考上述图6的说明，此处不再赘述。根据可控型半导体器件的类型，提供偏置电源，利用偏置电源驱动待测功率半导体器件处于导通状态，从而能测量待测功率半导体器件的导通压降，偏置电源的具体情况以能满足对待测功率半导体器件为可控型半导体器件时的导通需求为准，具体为本技术领域人员所熟知，此处不再赘述。
49.综上，可得到适用于功率半导体器件的窄脉冲导通压降测试电路，包括对待测功率半导体器件导通压降测试用的电流源，电流源与待测功率半导体器件的第一测试连接端适配连接，待测功率半导体器件的第二测试连接端以及电流源的接地端均直接接地；所述电流源包括一储能电容c1以及用于对储能电容c1充电的可调电压源v
adj
，储能电容c1通过一测试放电部与待测功率半导体器件的第一测试连接端适配连接，所述测试放电部包括用于控制测试状态的半导体开关t1以及与所述半导体开关t1串接的限制电阻r
limit
，其中，半导体开关t1受开通驱动信号pwm-drive控制；半导体开关t1处于关断状态时，利用可调电压源v
adj
对储能电容c1充电至所需电压状态，在对储能电容c1充电至所需的电压状态后，利用一开通驱动信号pwm-drive控制半
导体开关t1导通，在半导体开关t1导通后，储能电容c1通过测试放电部对待测功率半导体器件放电，以向待测功率半导体器件加载一导通压降测试用的电流脉冲；在开通驱动信号pwm-drive的有效时间范围内，利用电压测量装置测量待测功率半导体的电压，以得到所需导通压降。
50.具体地，电流源以及利用电流源对待测功率半导体器件的导通压降测试过程均可参考上述说明，此处不再赘述。