一种高分辨率变频阻尼振荡信号发生器的制作方法

1.本技术属于汽车电子领域系统内部传导抗扰度测试技术领域，尤其是涉及一种高分辨率变频阻尼振荡信号发生器。


背景技术：

2.新能源汽车动力使用的电驱动系统通常包含高功率、高频开关器件、感性负载等，电流在极短时间内的跳动以及大功率半导体开关的快速移动会发出强烈的辐射以及电磁干扰。所以与传统车载电子设备相比，新能源汽车的电子设备的emc测试需要增加更多的射频传导/辐射骚扰的测试。
3.变频阻尼振荡脉冲作为一种典型的波形被众多车厂列为测试项目，变频阻尼振荡脉冲发生器包含信号发生器和射频功放，对于变频阻尼振荡脉冲信号发生器，吉利标准cevt8888790454-1中4.1.3辐射骚扰给出了变频阻尼振荡脉冲的波形公式：
[0004][0005]
其中，p1为峰值电流幅度，p2为时间常数，为初始上升沿时间，p3为初始频率，p4为幅度衰减常数，p5为频率衰减常数，为幅度阻尼因数，为频率阻尼因数。
[0006]
从公式可以看出，阻尼振荡波的幅度和频率都是在周期内持续变化的。取p1＝0.4a，p2＝6.28*10^8，p3＝3mhz，p4＝40，p5＝60，变频阻尼振荡脉冲的前沿：
[0007]
tr＝ln(9)/p2＝2.19/(6.28*10^8)＝3.49ns，
[0008]
阻尼振荡波的初始频率p3为3mhz，可是波形的前沿却只有3.49ns，这两个参数的带宽相差很大。现有的技术是用高速的cpld加上高速d/a转换器实现，为了满足波形上升沿3.49ns的要求，d/a转换器的转换速率至少要达到1ghz，这也就要求cpld的数据端口也要工作在1ghz以上。如此高带宽的器件需求会带来两个问题：
[0009]
(1)转换速率在1ghz以上的d/a转换器，大部分都是8位的，极少数是10位的。10位数据的分辨率也只有1024，分辨率低会造成阻尼振荡波低频部分(低频分量电压幅度也低)畸变，这会给测试结果带来不确定性。
[0010]
(2)高速器件不容易购买，且开发工具比较复杂；pcb需要用多层板，布线工艺和加工工艺要求很高，开发难度大，成本高。


技术实现要素：

[0011]
为解决现有技术中的不足，本技术设计了一种高分辨率、低成本、容易加工的变频阻尼振荡波信号发生器。
[0012]
本发明解决上述技术问题所采用的技术方案是：
[0013]
一种高分辨率变频阻尼振荡信号发生器，包括fpga，14位d/a转换器，mosfet开关，所述fpga接收外部传送的阻尼振荡波形数据，以100mhz的转换率通过所述14位d/a转换器把数据转换成模拟波形，再通过滤波、运放处理，通过mosfet开关输出。
[0014]
优选地，本发明的高分辨率变频阻尼振荡信号发生器，外部传送的阻尼振荡波形数据进入fpga前，需要进行数据提取，数据提取方法如下：
[0015]
根据公式：
[0016]
提取阻尼振荡波形数据，其中，p1为峰值电流幅度，p2为时间常数，为初始上升沿时间，p3为初始频率，p4为幅度衰减常数，p5为频率衰减常数，为幅度阻尼因数，为频率阻尼因数，提取波形数据的公式为s1(t)＝8192-s(t)。
[0017]
将提取的波形数据s1(t)写入所述fpga，通过fpga驱动所述14位d/a转换器，阻尼振荡波形经滤波、运放加法运算后反相。
[0018]
优选地，本发明的高分辨率变频阻尼振荡信号发生器，阻尼振荡波形反相后经过所述mosfet开关输出，并经过rc滤波器后输出最终波形，所述rc滤波器的截止带宽为200mhz。
[0019]
优选地，本发明的高分辨率变频阻尼振荡信号发生器，所述的高分辨率变频阻尼振荡信号发生器还包括mosfet驱动电路，所述mosfet驱动电路包括三极管、脉冲变压器、整流二极管，fpga发出pwm信号控制三极管，三极管驱动脉冲变压器，脉冲变压器产生的方波脉冲经过整流二极管，在所述mosfet开关的g极和s极之间产生驱动波形。
[0020]
优选地，本发明的高分辨率变频阻尼振荡信号发生器，变频阻尼振荡信号的输出需要经过时序控制，所述时序控制如下。
[0021]
设定fpga开始驱动14位d/a转换器的时间为0，fpga发出pwm信号的开始时间为t1，阻尼振荡波形输出的开始时间为t2，阻尼振荡波形输出的结束时间为t3，mosfet绝对关断状态的时间为t4，其中t1通过计算mosfet驱动电路各个器件的时延确定，
[0022]
fpga在时间为0时开始驱动14位d/a转换器，在时间0～t2处，14位d/a转换器的输出波形保持初始值。
[0023]
在t1和t2时间段之间，fpga发出pwm信号，所述mosfet开关在t2处开始输出阻尼振荡波形，并在t2时间达到峰值，在t3时fpga停止发出pwm信号，在t4时fpga驱动14位d/a转换器，把输出电平调为初始状态的值。
[0024]
mosfet开关输出阻尼振荡波形的时间段为t1～t3，其中t1～t2是波形前沿部分，t2～t3是波形后续部分。
[0025]
优选地，本发明的高分辨率变频阻尼振荡信号发生器，所述mosfet开关为sic材料mosfet。
[0026]
本发明的有益效果是：本发明在使用低带宽器件(数据转换率100mhz)的前提下，
实现了波形上升沿3.49ns的效果。使用了14位的d/a转换器，而常规设备使用的高速d/a最高是10位的，所以本发明的波形幅度的分辨率是普通设备的2^14/2^10＝16倍，这很好的保证了输出波形低压、低频时波形的精度，使得测试效果一致性更好。
[0027]
由于本发明使用的器件工作频率相对较低，器件成本相对也很低，而且这个工作频率可以使用双面板，不像高速器件那样要使用多层板，使开发难度大幅降低，加工工艺简单、易实现。总体核算，成本只有高速器件方案的20％，大大降低了生产成本。
附图说明
[0028]
下面结合附图和实施例对本技术的技术方案进一步说明。
[0029]
图1是本技术实施例的结构原理图；
[0030]
图2是本技术实施例的结构原理图对应的时序控制模拟波形图；
[0031]
图3是本技术实施例最终输出的波形图。
具体实施方式
[0032]
需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。
[0033]
下面将参考附图并结合实施例来详细说明本技术的技术方案。
[0034]
实施例
[0035]
本实施例提供一种高分辨率变频阻尼振荡信号发生器，原理图如图1所示，包括：包括fpga，14位d/a转换器，mosfet开关，所述fpga接收外部传送的阻尼振荡波形数据，以100mhz的转换率通过所述14位d/a转换器把数据转换成模拟波形，再通过滤波、运放处理，通过mosfet开关输出。
[0036]
本实施例的高分辨率变频阻尼振荡信号发生器，外部传送的阻尼振荡波形数据进入fpga前，首先需要进行数据提取，数据提取方法如下：
[0037]
使用matlab软件根据吉利标准cevt8888790454-1中的公式
[0038]
提取阻尼振荡波形数据，其中，p1为峰值电流幅度，p2为时间常数，为初始上升沿时间，p3为初始频率，p4为幅度衰减常数，p5为频率衰减常数，为幅度阻尼因数，为频率阻尼因数。
[0039]
因为本系统使用的d/a转换器是14位的，为了保证波形的完整性，14位的波形数据需要给正、负峰各自预留50％，即2^13＝8192，所以提取数据时系数取值为：p1取值8192，时间t步进率为10ns，步进段数为2000，提取波形数据的公式为s1(t)＝8192-s(t)，这样是为了把14位d/a转换器的输出波形反相。
[0040]
提取后的数据还需要经过以下方式处理：波形数据数组的第一个数据用峰值取
代，这样做的目的是为了让14位d/a转换器输出的波形起点在峰值，而不是在中间值，以便在后面运放处调节波形。
[0041]
本实施例选用的fpga器件内含锁相环、双向ram以及pci标准接口，本实施例图1中的外部通讯接口即pci标准接口。外部的控制器通过pci接口把数据数组s1(t)写入fpga的双向ram，使用双向ram可以同时写入和读取数据，保证数据传输的时效性，fpga通过内部锁相环和计数器，以100mhz的速率驱动14位d/a转换器，经过r1和c1组成的rc滤波电路，在图1的14位d/a转换器输出端
①
得到的波形如图2的波形
①
。图1中14位d/a转换器输出端
①
的波形和r3输入端
②
电压-u0的波形通过运放做加法运算，r3输入端
②
电压-u0的波形如图2中的波形
②
，根据公式：
[0042]
u3/r4＝-(u1/r2+u2/r3)，
[0043]
取r2＝r3＝r4，则u3＝-u1-u2，其中，u1为14位d/a转换器输出端
①
的波形，u2为r3输入端
②
电压-u0的波形，u3为运放输出端
③
的波形，u3对应的波形如图2的波形
③
。运放加法运算的作用是把14位d/a转换器输出端
①
处波形由基准电压u0降为0v，并把波形反向。
[0044]
加速前沿处理是本实施例实现阻尼振荡波形上升沿3.49ns的关键之处，具体操作如下：使用mosfet作为开关，开关导通后，由r5和c2组成rc滤波，在图1的mosfet开关的s极
④
处产生最终输出的阻尼振荡波形，对应图2中波形
④
。波形的上升沿取决于rc滤波和mosfet开关的速度，rc滤波器的参数选择截止带宽200mhz左右，可以对波形上升沿起到滤波效果，又不会对后面的波形产生影响，因为后续波形频率＜3mhz，远小于截止频率。
[0045]
普通mosfet的开通速度很难达到5ns，本实施例选用了一款输入电容低的sic材料的mosfet开关，导通速度可以达到2ns。
[0046]
本实施例的高分辨率变频阻尼振荡信号发生器还包括mosfet驱动电路，所述mosfet驱动电路包括三极管、脉冲变压器t、整流二极管，fpga发出pwm信号控制三极管，所述pwm信号对应图2中的波形
⑤
，三极管驱动脉冲变压器，脉冲变压器采用15v供电可以在变压器次级产生15v的方波脉冲信号，这个电平可以有效地驱动mosfet且不会损坏mosfeet。驱动脉冲变压器产生的方波脉冲经过整流二极管，在所述mosfet开关的g极和s极之间产生驱动波形，对应图2中的波形
⑥
；当mosfet开关的g极和s极之间电压幅度大于10v时，mosfet开关可以维持导通，所以需要调整pwm信号的占空比，使整流二极管
⑥
处产生的锯齿波最低幅度不小于10v。
[0047]
此外，本实施例的变频阻尼振荡信号的输出需要经过时序控制，所述时序控制如下：
[0048]
设定fpga开始驱动14位d/a转换器的时间为0，fpga发出pwm信号的开始时间为t1，阻尼振荡波形输出的开始时间为t2，阻尼振荡波形输出的结束时间为t3，mosfet绝对关断状态的时间为t4，其中t1通过计算mosfet驱动电路各个器件的时延确定。
[0049]
fpga在时间为0时开始驱动14位d/a转换器，根据s1(t)的数据处理方法，在时间0～t2处，14位d/a转换器的输出波形u1保持初始值，如图2中的波形
①
。运放输出波形u3和14位d/a转换器的输出波形u1时序上保持一致。
[0050]
为了使mosfet开关的s极
④
处产生的阻尼振荡波形在t2时间达到峰值，需要在t2之前给出开关的驱动信号，信号给的过早，会导致输出波形在峰值处有平顶现象；信号给的晚，会导致输出波形峰值不能达到最大值。
[0051]
因此，t2时间之前，fpga发出pwm信号，所述mosfet开关在t2处开始输出阻尼振荡波形，如图2中的波形
④
，并在t2时间达到峰值，在t3时fpga停止发出pwm信号，在t4时fpga驱动14位d/a转换器，把输出电平调为初始状态的值。此外，可以通过fpga内部锁相环调节延时，保证给出pwm驱动信号的时间精度。
[0052]
由于t4时间mosfet开关处于断开状态，运放输出端
③
的波形变化不会影响mosfet开关的s极
④
处波形。mosfet开关输出阻尼振荡波形的时间段为t1～t3，其中t1～t2是波形前沿部分，t2～t3是波形后续部分。
[0053]
mosfet开关的s极
④
处波形经过电阻r6后输出，最终输出的变频阻尼振荡波形如图3所示。
[0054]
以上述依据本技术的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项申请技术思想的范围内，进行多样的变更以及修改。本项申请的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。