基于uIP的芯片测试系统和测试方法与流程

基于uip的芯片测试系统和测试方法
技术领域
1.本发明涉及芯片测试技术领域，具体涉及一种基于uip的芯片测试系统和测试方法。


背景技术：

2.要实现对芯片的测试一般需要实现dc测试能力以及function功能测试能力。dc测试，即利用欧姆定律实现的直流特性的测试，如fvmv(恒压测压)测试、fvmi(恒压测流)测试、mvm(只测电压)测试)能力。function功能测试，即测试芯片的各项功能，这是芯片测试领域的一个抽象概念。通常不同的芯片有不同的功能，也就会有不同的测试方法，如eeprom存储芯片的function测试包含读、写测试，flash存储芯片的funcion功能测试包括读、写、擦测试。在芯片测试技术领域，对于ate(automatic test equipment，自动化测试设备)测试机的能力要求通常如下表a所示：
3.能力一级能力二级ate资源说明dc测试fvmvpe，dps驱动电压测电压 fimipe，dps驱动电流测电流 fimvdps驱动电流测电压 mvmpe，dps仅测电压function功能测试alpgfpga逻辑pattern生成 sqpgfpga顺序pattern生成 scpgfpgascan pattern生成，基于jtag
4.表a
5.表a中，alpg(algorithmic pattern generator)表示算法模式生成器；
6.sqpg(sequence pattern generator)表示顺序模式生成器；
7.scpg(scan pattern generator)表示扫描模式生成器；
8.pe(pin electronic)表示管脚电路；
9.dps(device power supply)表示器件供电单元；
10.fpga(field programmable gate array)表示现场可编程逻辑门阵列；
11.pattern表示测试向量；
12.scan pattern表示scpg所依赖的数据源；
13.jtag(joint test action group)表示联合测试工作组,即通过访问端口实现边界扫描；
14.常见的自动化芯片测试机(ate)的应用开发基本是基于alpg、sqpg、scpg的pattern(测试向量)来生成与芯片的交互信号。algp使用逻辑运算的方法生成pattern，一般应用于访问时序可规律控制的memory芯片上。各ate设备厂家一般会结合自身的经验和技术完全自主开发一套编程语言，该语言接近汇编，语法相对生涩，学习成本较高。
15.而sqpg/scpg的源数据为基于pin引脚、时间的二维矩阵数据，用以描述针对目标
dut(device under test，被测芯片)的码形，格式类似stil(standard test interface language，标准测试接口语言)标准。但一个pattern文件通常包含几万、几十万行或更多的测试向量数据，文件庞大并且必须借助工具才能够进行波形信号的分析和调试，效率低下。
16.附图1展示了上述基于alpg、sqpg、scpg的芯片测试方法，原理为：现场控制器(site controller)控制alpg、sqpg、scpg与被测芯片dut进行数据交互以完成测试目的。但存在以下几个技术问题：
17.1、alpg开发pattern需掌握复杂的语法，语言层次低，学习成本高，使用起来耗时且易出错；
18.2、sqpg和scpg文件数据大，并且是裸数据，不利于查看分析；
19.3、alpg、sqpg、scpg在fpga层面实现芯片测试功能的复杂度较高，需要配套开发编译器，开发工作量较大。


技术实现要素：

20.本发明以简化芯片测试流程、避免alpg生成pattern测试向量需掌握复杂语法以及避免sqpg、scpg因大量使用裸数据生成的pattern文件庞大必须借助工具才能够进行波形信号的分析和调试为目的，提供了一种基于uip的芯片测试系统和测试方法。
21.为达此目的，本发明采用以下技术方案：
22.提供一种基于uip的芯片测试系统，包括定制在可编程器件内的至少一个uip模块，每个所述uip模块用于在芯片测试中访问dut被测芯片中具有对应接口类型的接口模块，以匹配所述dut被测芯片所需的测试资源，进而满足所访问的所述接口模块在芯片测试中对接口信号类型及时序的要求。
23.作为优选，所述可编程器件为fpga现场可编程门阵列。
24.作为优选，集成在所述dut被测芯片中的所述接口模块的接口类型包括i2c、spi、并行、sdhci、onfi、nand flash接口中的任意一种或多种，且不限于以上几种类型。
25.作为优选，所述uip模块内部包括数据发送单元、数据接收单元和逻辑控制单元，对所述dut被测芯片进行测试时，接收到控制器的数据发送指令后，所述数据发送单元加载数据源发送给对应连接的所述接口模块；
26.测试完成后，所述数据接收单元用于接收所述接口模块的测试反馈数据并回传给所述控制器并进行结果分析判断；
27.所述逻辑控制单元用于执行所述控制器的芯片测试逻辑以对所述dut被测芯片进行测试。
28.作为优选，所述的芯片测试系统还包括多路选择器，所述多路选择器用于将定制在同个所述可编程器件内的各所述uip模块的io引脚散出后再散入，以将所述可编程器件的uip引脚资源与所述dut被测芯片的引脚相匹配。
29.作为优选，所述的芯片测试系统还包括连接在所述可编程器件和所述dut被测芯片之间的用于检验所述芯片测试系统与所述dut被测芯片之间的连通性和是否短路的pe电路。
30.作为优选，所述的芯片测试系统还包括连接在所述可编程器件和所述dut被测芯片之间的用于实现对芯片测试的开关控制的pe旁路开关。
31.作为优选，具有配置关系的每个所述uip模块的信号输出端与所述dut被测芯片中对应的所述接口模块的信号输入端之间连接有所述pe旁路开关。
32.作为优选，所述的芯片测试系统还包括分别通信连接所述可编程器件、所述pe电路、所述pe旁路开关、所述dut被测芯片的用于控制通信对象按照预先确定的测试逻辑对所述dut被测芯片进行芯片测试的控制器。
33.本发明还提供了一种基于uip的芯片测试方法，包括步骤：
34.s1，在可编程器件中定制若干个uip模块；
35.s2，为dut被测芯片中的每个接口模块配置可满足其接口信号类型和时序要求的uip模块；
36.s3，驱动每个所述uip模块加载对应的测试数据源并发送给与其具有配置关系的对应的所述接口模块；
37.s4，每个所述uip模块接收对应的所述接口模块发送的测试反馈数据并回传给测试数据分析平台；
38.s5，重复步骤s2-s4，直至完成对所述dut被测芯片的芯片测试。
39.本发明通过在可编程器件中定制可满足dut被测芯片中的不同接口模块对接口信号类型及时序要求的uip模块，通过uip与对应接口模块的简单配置、uip模块加载数据源并发送数据，回传接口模块的测试反馈数据并进行结果分析判断的三步走方法，为dut被测芯片中的每个接口模块匹配符合其要求的测试资源，大幅简化了芯片测试的流程，解决了alpg生成pattern测试向量需掌握复杂语法以及sqpg、scpg因大量使用裸数据生成的pattern文件庞大必须借助工具才能够进行波形信号的分析和调试，测试效率低下的技术问题。
附图说明
40.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1是利用alpg、sqpg、scpg进行dut芯片测试的逻辑框图；
42.图2是内部具有不同接口模块的dut被测芯片与ate测试设备的测试信号交互示意图；
43.图3是uip与dut被测芯片对接的示意图；
44.图4是本发明一实施例提供的基于uip的芯片测试系统的整体结构示意图；
45.图5是uip通道资源选择示意图一；
46.图6是uip通道资源选择示意图二；
47.图7是本发明一实施例提供的基于uip的芯片测试方法的流程图。
具体实施方式
48.下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
49.其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本
专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
50.本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
51.在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
52.同个dut被测芯片中具有不同接口类型的每个接口模块如i2c、spi、sdhci、onfi等接口类型的接口模块在芯片测试过程中对接口信号的类型及时序通常具有不同的要求。现有技术中，利用alpg生成满足不同接口模块对接口信号类型及时序的不同要求的pattern测试向量需要掌握复杂语法，而利用sqpg、scpg因大量使用裸数据生成的pattern文件过于庞大需要借助工具才能够进行波形信号的分析和调试，测试效率又非常低下，为了解决这个问题，本发明实施例提供的基于uip的芯片测试系统通过在可编程器件(优选为fpga)内定制uip(user define ip，用户定义软核)模块，并为同个dut被测芯片中具有不同接口类型的每个接口模块配置可满足接口模块对接口信号类型及时序要求的若干uip模块，在芯片测试时，控制器控制相应的uip模块加载测试数据源发送给与该uip模块具有配置关系的接口模块，该uip接收到该接口模块的测试反馈数据后回传给数据分析平台作进一步的数据分析处理，通过这样的uip与对应接口模块的简单配置、uip模块加载数据源并发送测试数据、回传测试反馈数据并进行结果分析判断的三步走方法，大幅简化了芯片测试的流程，解决了alpg生成pattern测试向量需掌握复杂语法以及sqpg、scpg因大量使用裸数据生成的pattern文件庞大必须借助工具才能够进行波形信号的分析和调试，测试效率低下的技术问题。
53.以下对本实施例提供的基于uip的芯片测试系统解决技术问题的原理作进一步的说明：
54.dut被测芯片中的各接口模块与外部对接需通过io，芯片测试需通过各io实现对dut中各接口模块的访问，访问时需要符合该接口模块对接口信号类型及时序的要求。市面上，芯片访问总线的类型是有限的，主要有i2c、spi、并行总线、sdhci、onfi等类型的总线。dut被测芯片根据接口数量多少、功能复杂度高低通常被分类为简单接口芯片和具有复杂功能的芯片，简单芯片如具有i2c接口的eeprom存储芯片、温度传感器芯片等，具有spi接口的spi nor flash芯片；复杂芯片如图2所示的内部同时具有i2c、spi、sdhci、nand flash等接口模块的芯片。本发明实施例通过在可编程器件中为每个接口模块定制uip模块，通过uip模块为相应的接口模块匹配芯片测试所需的测试资源，以满足所访问的接口模块在芯
片测试中对接口信号类型及时序的要求。由于芯片访问的总线类型有限，因此，为不同接口类型的每个接口模块对应配置的各uip模块由ate设备生产厂家开发完毕后，不需要进行重复开发，使用起来也非常方便。
55.需要强调的是，本实施例中，同个dut被测芯片中的每个接口模块与定制在同个可编程器件内的每个uip模块具有对应关系，即为每个具有不同接口类型的接口模块对应配置至少一个能满足该接口模块对接口信号类型及时序要求的uip模块，对应关系如图3所示，例如图3中，为dut被测芯片中的接口模块x对应配置标记为uipx的uip模块，为接口模块y对应配置标记为uipy的uip模块。
56.每个uip模块内部包括数据发送单元、数据接收单元和逻辑控制单元，对dut被测芯片进行测试时，接收到控制器的数据发送指令后，数据发送单元加载测试数据源发送给对应连接的接口模块；测试完成后，数据接收单元用于接收该接口模块的测试反馈数据并回传给数据分析平台并进行结果分析判断；逻辑控制单元则用于执行控制器的芯片测试逻辑以对dut被测芯片进行测试。
57.为便于选择测试通道，优选地，如图5和图6所示，本实施例提供的基于uip的芯片测试系统还包括多路选择器(图5、图6中用pin mux表示)，多路选择器用于将定制在同个可编程器件内的各uip模块的io引脚散出后再散入(散出、散入的方法图5、图6作了清晰表达，在此不再赘述)，实现可编程器件和dut被测芯片之间“多对多”的io引脚互连，以将可编程器件的uip引脚资源与dut被测芯片的引脚相匹配。控制器对于测试通道的选择采用的是现有方法，且该选择过程并非本发明请求权利保护的范围，因此不做详细说明。
58.为确保本实施例提供的芯片测试系统与dut被测芯片对接的安全性，如图4所示，本实施例提供的基于uip的芯片测试系统优选包括连接在可编程器件和dut被测芯片之间的用于检验芯片测试系统与dut被测芯片之间的连通性和是否短路的pe电路10。这里需要说明的是，可检验ate设备与dut之间连通性和是否短路的现有的pe电路很多，因此关于本实施例采用的pe电路的具体电路结构在此不做交代。
59.为了便于对芯片测试的开关控制，如图4所示，本实施例提供的基于uip的芯片测试系统优选还包括连接在可编程器件和dut被测芯片之间的用于实现对芯片测试的开关控制的pe旁路开关20。pe旁路开关优选与控制器通信连接，控制器可根据预设程序在测试中自动控制pe旁路开关的通断，进而实现对芯片测试过程进行开关控制。
60.为了便于对每个uip模块访问dut被测芯片中具有配置关系的对应的接口模块的开关控制，更为优选地，在具有配置关系的每个uip模块40的信号输出端与dut被测芯片中对应的接口模块的信号输入端之间连接有pe旁路开关。同样地，控制器可根据预设程序在测试中自动控制每个旁路开关的通断，进而实现对uip模块访问对应的接口模块的开关控制。
61.本实施例提供的基于uip的芯片测试系统还优选包括分别通信连接可编程器件、pe电路、pe旁路开关、dut被测芯片的用于控制这些通信对象按照预先确定的测试逻辑对dut被测芯片进行测试的控制器30。现有可选的控制器的种类有许多，因此，关于控制器的具体选型在此不做交代。
62.本发明还提供了一种基于uip的芯片测试方法，如图7所示，包括步骤：
63.s1，在可编程器件中定制若干个uip模块；
64.s2，为dut被测芯片中的每个接口模块配置可满足其对接口信号类型和时序要求的uip模块；
65.s3，驱动每个uip模块加载对应的测试数据源并发送给与其具有配置关系的对应的接口模块；
66.s4，每个uip模块接收对应的接口模块发送的测试反馈数据并回传给测试数据分析平台做分析判断；
67.s5，重复步骤s2-s4，直至完成对dut被测芯片的芯片测试。
68.综上，本发明通过在可编程器件中定制可满足dut被测芯片中的不同接口模块对接口信号类型及时序要求的uip模块，通过uip与对应接口模块的简单配置、uip模块加载数据源并发送数据，回传接口模块的测试反馈数据并进行结果分析判断的三步走方法，为dut被测芯片中的每个接口模块匹配符合其要求的测试资源，大幅简化了芯片测试的流程，解决了alpg生成pattern测试向量需掌握复杂语法以及sqpg、scpg因大量使用裸数据生成的pattern文件庞大必须借助工具才能够进行波形信号的分析和调试，测试效率低下的技术问题。
69.需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本技术说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。