基于RFSOC芯片可实时配置的雷达信号处理装置及方法

基于rfsoc芯片可实时配置的雷达信号处理装置及方法
技术领域
1.本发明属于通信技术领域，更进一步涉及雷达数字信号处理技术领域中的一种基于射频片上系统rfsoc(radio frequency system on chip)芯片可实时配置的雷达信号处理装置及方法。本发明所述雷达信号处理装置用于雷达系统的中频信号收发及数字信号处理，能够通过装置中运行的jupyter平台实时控制雷达发射波形并处理接收到的回波信号。


背景技术：

2.雷达信号处理机的核心功能是完成雷达信号的处理功能，处理功能主要包括干扰抑制、目标检测、信息提取。随着数字化雷达的发展，雷达信号处理机还负责调制波形的发送、雷达回波的接收与存储。现代雷达信号处理系统要求更快的处理速度、更高的传输带宽和更优的系统架构，其发展趋势主要呈现在三个方面，高速串行互联技术、现场可编程门阵列(field programmable gate array,fpga)和数字信号处理器(digital signal processor,dsp)应用技术以及系统平台架构。
3.湖北航天技术研究院总体设计所在其申请的专利“基于vpx平台的雷达信号处理系统及应用软件设计方法”(申请号：201710323773.7，授权公告号：cn 107167773 b)中公开了一种基于vpx平台的雷达信号处理系统。该系统运行于vpx处理机内，所述系统包括混合通信板，集成多通道ad/da和virtex-7 fpga处理器，用于调频波形控制、信号采集及相应的信号前级预处理工作，并进行雷达工作时序控制；通用信号处理板，集成多片多核dsp6678处理架构，用于实现高性能计算，即采用由多处理器构成的并行系统实现高处理能力。该系统存在的不足之处在于，整个系统由于体积和功耗限制，不易小型化。其次，数字信号通过多种数据总线和在各芯片之间进行传输，上述总线基于印刷电路板传输，不仅信号完整性难以保证，还存在信号采集与传输延迟，影响系统整体处理效率。
4.西安电子科技大学在其申请的专利文献“基于rfsoc芯片的sar成像实时信号处理装置”(申请日：2019.05.30，申请号：201910465065.6，申请公布号：cn 110174672 a)中公开了一种sar成像实时信号处理的技术方案。该技术方案中的射频rf转换单元用于射频信号收发、时钟单元提供系统所需时钟、程序加载单元用于加载程序、以太网接口单元用于传输成像结果数据、内部缓存单元用于缓存数据、波控接口单元用于配置前端波控系统，还包括射频片上系统rfsoc芯片单元用于sar成像处理。该技术方案通过以一片射频片上系统rfsoc芯片为核心处理器实现合成孔径雷达sar成像处理：使用射频片上系统rfsoc芯片内部的4gsps采样率模数转换功能组件对射频段的雷达回波信号直接采集；然后使用射频片上系统rfsoc芯片的逻辑资源对雷达回波信号进行数字下变频处理、抽取滤波处理以及脉冲压缩处理等预处理流程；接着在射频片上系统rfsoc芯片内部将预处理结果传递给芯片内部的嵌入式处理单元，进行sar成像；最后通过射频片上系统rfsoc芯片的千兆以太网接口输出成像结果数据。该技术方案存在两点不足之处：其一，各模块及单元功能及配置随程序加载固化，该方法软硬件耦合程度高，无法灵活更新功能及配置。其二，该技术方案使用千兆速率的以太网仅进行雷达成像结果数据传输，无法根据成像结果对系统工作参数实时
调整。总体来说，该技术方案无法根据需要实时实现发射波形、射频rf转换单元等模块的参数修改及控制，导致整个系统功能单调，工作模式无法快速转换，难以根据不同需求实时更改系统参数并实时在线验证算法。


技术实现要素：

5.实现本发明目的的思路是，以射频片上系统rfsoc芯片为核心实现雷达信号的接收、发送以及处理。本发明将上述功能均通过单片射频片上系统rfsoc芯片实现，以此解决结构复杂与不易小型化的问题。本发明通过射频片上系统rfsoc芯片内部集成的arm处理核心将rfsoc芯片逻辑部分各模块抽象出的软件化接口及其配置参数和波形数据映射到上位机的网页操作界面上，以此解决现有技术工作模式无法快速切换与系统参数无法实时修改的缺陷。本发明使用rfsoc芯片内部集成的模数及数模转换功能实现射频信号的发送与雷达回波信号的采集，通过同步信号使采集与发送的开始时间保持对齐，并且信号均在芯片内部传输，解决了现有技术中信号不同步以及数据可靠性无法保证的不足。本发明通过在rfsoc芯片内部集成的arm处理器核心中运行jupyter平台读取存储的雷达回波数据，将数据转换为网页操作界面上的python数组并保存到处理器的内存中，用户可在网页操作界面上编写python程序对上述包含回波数据的数组进行处理验证，以此解决现有技术中雷达信号处理算法程序无法实时在线验证不足。
6.本发明的装置包括rfsoc处理模块、dma数据传输模块、数据发送控制模块、射频数据收发转换模块、数据预处理模块和数据接收缓冲模块，该六个模块构建在rfsoc芯片上；其中：
7.所述的rfsoc处理模块，用于读取并发送其内存中其余各模块参数和dac发送控制模块的波形数据；按照程序或上位机的指令，发送数据读取指令；还可以使用用户自定义的算法处理回波数据；
8.所述的数据发送控制模块，用于存储波形数据并以参数设定好的脉冲重复频率发送波形数据，同时输出同步信号到接收数据缓冲模块，用于保持收发同步。
9.所述的射频数据收发转换模块用于接收控制信号传输的参数，射频数据收发转换模块在将波形数据转换为射频信号的同时，将接收到的回波射频信号转换为回波数据；
10.所述的预处理模块用于根据相应的预处理方式，开始接收回波数据时对数据fir滤波或脉冲压缩或不处理；将处理后的数据发送到数据接收缓冲模块；
11.所述的数据接收缓冲模块用于对预处理模块发来的数据缓冲，并根据dma数据传输模块的读取指令发送数据。
12.所述的dma数据传输模块用于接收rfsoc处理模块的数据读取指令，给数据接收缓冲模块发送读取信号，开始读取数据接收缓冲模块内存储的所有数据，并将数据转移到rfsoc处理模块的内存中。
13.本发明的雷达信号处理方法的步骤包括如下：
14.步骤1，rfsoc处理模块读取其内存中其余各模块参数和dac发送控制模块的波形数据，发送所读取的参数，并将dac发送控制模块的波形数据传输给发送控制模块；每发送一次模块参数和dac发送控制模块的波形数据，将各个模块的配置参数和状态读取，再将上述参数映射到rfsoc处理模块中作为上位机交互的参数；
15.步骤2，数据发送控制模块读取bram或ddr中对应实际物理地址的数据并发送；每次复位后的开始时刻收发同步信号输出一个时钟周期宽度的脉冲；所述实际物理地址指的是，数据存储的基地址与当前时刻的计数器数值相加后的地址；
16.步骤3，根据射频数据收发转换模块控制信号传输的参数，射频数据收发转换模块在将波形数据转换为射频信号的同时，将接收到的回波射频信号转换为回波数据；
17.步骤4，预处理模块根据预处理模块控制信号选择相应的预处理方式，开始接收回波数据时对数据fir滤波或脉冲压缩或不处理；将处理后的数据发送到数据接收缓冲模块；数据接收缓冲模块对发来的数据进行缓存；
18.步骤5，rfsoc处理模块按照程序或上位机的指令，发送数据读取指令；dma数据传输模块接收到rfsoc处理模块的数据读取指令后，给数据接收缓冲模块发送读取信号，开始读取数据接收缓冲模块内存储的所有数据，并将数据转移到rfsoc处理模块的内存中；
19.步骤6，rfsoc处理模块内存中的信号数据由用户自定义的算法处理，在上位机的网页操作界面中，用户通过变量调用的方式使用存储在rfsoc处理模块内存中采集到的回波数据，在特定的程序输入框中输入针对上述变量的运算函数，即可实现实时处理，处理后的结果保存到内存中并直接通过界面显示。
20.本发明与现有技术相比具有以下优点：
21.第一，本发明的装置以射频片上系统rfsoc芯片为核心进行雷达回波信号模数转换、信号处理和控制，克服了现有技术由于使用多片模数、数模转换器芯片+一片可编程逻辑门阵列器件fpga芯片+多片数字信号处理器dsp芯片的多芯片结构所导致的结构繁杂，体积和功耗大的缺点，使得本发明的装置结构简单，体积较小，易于小型化。
22.第二，本发明的装置使用射频片上系统rfsoc芯片直接对射频采样，可以配置射频采样模块的参数实现信号的数字上变频、数字下变频、抽取滤波等功能。同时通过rfsoc芯片的逻辑部分实现采样与发送的片内同步，避免了因多种芯片间电路板铜线连接长度不同导致的数据不同步以及信号易受干扰的问题，克服了现有技术中信号不同步以及数据可靠性无法保证的不足，使得本发明采集的雷达回波信号数据保持同步且误码率低，可靠性强。
23.第三，本发明的方法通过将各模块的控制参数及数据映射到射频片上系统rfsoc芯片集成的arm处理核心中所运行的jupyter平台显示界面中，克服现有技术工作模式无法快速切换与系统参数无法实时修改的缺陷，使得本发明可适用于雷达在多种不同场景中发送和处理雷达信号。
24.第四，本发明的方法将采集到的数字信号转换为jupyter平台上运算所需的数组格式，用户通过上位机网页界面直接编写python程序对数字信号的数组实时运算并显示结果，使得数字信号处理程序可实时修改和在线运行。克服了现有技术中雷达信号处理算法程序无法实时在线验证不足，使得本发明的方法可以用于雷达系统验证，用户可以一边编写雷达处理程序一边验证实现效果。
附图说明
25.图1为本发明的装置结构框图；
26.图2为本发明射频数据收发转换模块的内部结构示意图；
27.图3为本发明方法的流程图；
28.图4为本发明射频电路的连接关系图；
29.图5(a)为本发明实验中单脉冲雷达的测试场景俯视图；
30.图5(b)为本发明实验中模拟单脉冲雷达使用状态下测量得到的回波信号距离-幅度图。
具体实施方式
31.下面结合附图和实施例，对本发明做进一步的描述。
32.参考图1和实施例，对本发明的装置做进一步的描述。
33.本发明的基于rfsoc芯片可实时配置的雷达信号处理装置，包括rfsoc处理模块、dma数据传输模块、数据接收缓冲模块、数据预处理模块、数据发送控制模块和射频数据收发转换模块，rfsoc处理模块通过射频片上系统rfsoc芯片中集成的arm多核处理器实现，其余模块通过现场可编程逻辑门阵列fpga实现，其中：
34.所述的rfsoc处理模块，用于读取并发送其内存中其余各模块参数和dac发送控制模块的波形数据；还按照程序或上位机的指令，发送数据读取指令；还可以使用用户自定义的算法处理回波数据。该模块通过在arm多核处理器上运行jupyter平台实现，上位机可以通过千兆以太网口连接到jupyter平台并通过网页访问rfsoc处理模块，传输控制信号及数据。在没有上位机连接的情况下，rfsoc处理模块也可以独立运行，读取内存中已保存的配置用作其他模块的参数及数据。其次，用户还可以在rfsoc处理模块中编写并运行python算法程序用于雷达回波数据的处理。
35.所述的射频数据收发转换模块，用于接收控制信号传输的参数，射频数据收发转换模块在将波形数据转换为射频信号的同时，将接收到的回波射频信号转换为回波数据。该模块可以分别同时接收和发送8路射频信号，通过共计16根sma射频线缆连接射频放大器及天线。
36.参考图2对本发明装置中的射频数据收发转换模块内部结构做进一步的描述。
37.射频数据收发转换模块包括8个模数转换器(adc)、8个数模转换器(dac)、每个转换器都连接数字下变频器(ddc)或数字上变频器(duc)，用于射频模拟信号与数字数据信号之间相互转换。该模块的采样时钟由外部采样时钟芯片输入，该采样时钟频率固定，根据adc及dac使用的不同采样频率，射频数据收发转换模块对输入的采样时钟进行分频，得到adc和dac的采样时钟。该模块通过axi-lite接口传输的控制信号，实现对上述器件的控制。通过axi-stream接口传输数字信号，实现模数及数模转换器的采样数据传输。控制参数包括：模数及数模转换器的采样速率、模数及数模转换器的数据时钟频率、模数转换器的抽取倍数、数模转换器的插值倍数、数字上下变频器的混频频率等参数。
38.所述的数据预处理模块，用于根据相应的预处理方式，接收回波数据时对数据fir滤波或脉冲压缩或不处理；将处理后的数据发送到数据接收缓冲模块；其预处理方式通过axi-lite接口传输的信号控制，采样数据通过axi-stream接口传输。
39.所述的数据发送控制模块，用于存储波形数据并以参数设定好的脉冲重复频率发送波形数据，同时输出同步信号到接收数据缓冲模块，用于保持收发同步。上述dac发送所需数据的存储位置可选择为芯片内部的bram或芯片连接的ddr4内存芯片。前者属于逻辑资源，存储速度快但空间较小。后者的数据存储空间大，但需要增加ddr4芯片，适用于单个脉
冲信号数据较大的情况。脉冲重复频率以及dac发送所需的数据存储位置由axi-lite接口传输的信号控制，存储的数据由axi-stream接口传输。
40.所述的接收数据缓冲模块，用于对预处理模块发来的数据缓冲，并根据dma数据传输模块的读取指令发送数据。上述接收数据的存储位置可选择为芯片内部的bram或芯片连接的ddr4内存芯片，数据存储位置由axi-lite接口传输的信号控制，存储的数据由axi-stream接口传输。
41.所述的dma数据传输模块，用于接收rfsoc处理模块的数据读取指令，给数据接收缓冲模块发送读取信号，开始读取数据接收缓冲模块内存储的所有数据，并将数据转移到rfsoc处理模块的内存中。dma数据传输模块与rfsoc处理模块间数据传输使用axi-4总线接口，与数据接收缓冲模块和数据发送控制模块间使用axi-stream接口传输数据。
42.参考图3和实施例，对本发明方法的实现步骤做进一步的描述。
43.步骤1，传输控制指令和模块数据：
44.rfsoc处理模块读取其内存中其余各模块参数和dac发送控制模块的波形数据，发送所读取的参数，并将dac发送控制模块的波形数据传输给发送控制模块。每发送一次模块参数和dac发送控制模块的波形数据，将各个模块的配置参数和状态读取，再将上述参数映射到rfsoc处理模块中作为上位机交互的参数。
45.所述的波形数据，通过axi-4总线和调用dma数据传输模块，将数据发送控制模块所需的波形数据转换为axi-stream数据流信号传输。如果数据发送控制模块的数据存储地址参数被配置为bram方式存储，则将波形数据存储到bram核生成的储存空间中。如果数据发送控制模块的数据存储地址参数被配置为ddr方式存储，则将波形数据转换为axi-4总线数据，通过axi-smartconnect核进行数据bit位转换，发送给ddr4-mig核用于数据存储在芯片外部的ddr4芯片，存储的地址固定为0x0000 0000-0x1fff ffff，最大可存储512mb波形数据，每个dac接口发送的数据量最大为64mb。
46.本发明的实施例中axi-4总线采用高性能内存映射总线。
47.本发明的实施例中axi4-lite总线为axi4总线的子集，专用于元件内控制寄存器之间的通信。
48.本发明的实施例中axi4-stream数据流是用来传输大量流式数据的总线。
49.所述的bram核是fpga定制的ram资源，有着较大的存储空间，以阵列的方式排布于fpga的内部，是fpga实现各种存储功能的主要部分。
50.所述的ddr-mig核指内存控制器，ip核的物理接口和内存相连，通过axi-4总线控制数据的写入与读取。
51.步骤2，输出波形数据和同步信号：
52.数据发送控制模块读取bram或ddr中对应实际物理地址的数据并发送。每次复位后的开始时刻收发同步信号输出一个时钟周期宽度的脉冲。
53.所述实际物理地址指的是，数据存储的基地址与当前时刻的计数器数值相加后的地址。
54.所述当前时刻的计数器数值指的是，计数器每个时钟周期的数值，数据发送控制模块的单脉冲长度参数数值为n，当发送控制模块射频输出开关寄存器状态为“1”时，模块内计数器每个时钟周期数值加1；当计数器数据累加到等于n-1时，计数器复位为0。
55.所述输出一个时钟周期宽度的脉冲指的是，信号由状态“0”变为“1”，保持一个时钟周期后变回“0”。
56.本发明实施例中，收发同步是指射频波形数据(数字信号)输出时刻与射频回波信号(数字信号)采集开始时刻保持相同，数据的逻辑转换过程存在小量时钟延迟即系统误差，但该系统误差固定且可控，后续只需要通过外接已知长度线缆回环进行校准即可。
57.步骤3，射频信号与数据相互转换：
58.根据射频数据收发转换模块控制信号传输的参数，射频数据收发转换模块在将波形数据转换为射频信号的同时，将接收到的回波射频信号转换为回波数据。射频数据收发转换模块根据参数配置，分别设置8个adc转换器与8个dac转换器对应的数字振荡器混频频率。将上述adc转换器对应的振荡器输出的单频数字信号与射频数据收发转换模块输入射频模拟信号采样后的数据相乘，滤波后得到下变频后的数据。再按照参数配置的抽取率，将下变频后的信号重新采样，输出数据。按照参数配置的插值倍数，将输入到射频数据收发转换模块的波形数据升采样，然后与dac转换器对应振荡器输出的单频数字信号相乘，滤波后由dac转换器转换为射频模拟信号输出，从而实现射频信号的输出与采集。将输入的采样时钟倍频和分频用于数据处理。
59.所述将波形数据转换为射频信号指的是，根据射频数据收发转换模块控制信号传输的上变频频率与插值倍数参数，设置dac转换器并输出射频信号。
60.所述将接收到的回波射频信号转换为回波数据指的是，将接收到的射频信号，按照射频数据收发转换模块控制信号传输的下变频频率和抽取倍数配置adc转换器，将射频信号转换为回波数据。
61.所述的采样时钟倍频和分频，是指射频数据收发转换模块将采样时钟芯片输出的采样时钟倍频到射频数据收发转换模块控制信号配置的采样时钟频率下，用于dac转换器和adc转换器以所需的采样率工作。其次射频数据收发转换模块还根据采样频率和抽取倍数，将采样时钟分频，用作axi4-stream数据流的时钟信号，保证整个系统数据处理的同步。
62.本发明的实施例中的上变频指数字上变频，将基带信号通过数字方式调制到中高频。
63.本发明的实施例中下变频指数字下变频，将射频(高频)或中频信号转换为基带信号。
64.步骤4，回波射频数据接收与处理：
65.预处理模块根据预处理模块控制信号选择相应的预处理方式，开始接收回波数据时对数据fir滤波或脉冲压缩或不处理。将处理后的数据发送到数据接收缓冲模块，数据接收缓冲模块对发来的数据进行缓存。
66.所述的预处理，是指射频数据收发转换模块输出的回波数据首先传输到数据预处理模块中进行预处理，预处理模块通过数据预处理模块控制信号进行配置。当配置为不处理模式时，回波数据不做任何处理，直接通过数据预处理模块传输到数据接收缓冲模块中；当配置为脉冲压缩处理模式时，数据预处理模块从控制信号接收信号带宽、信号频率、数据采样点数等参数，根据上述参数生成相应的频域参考信号。回波数据在预处理模块中首先进行fft处理，转换为频域信号，再将其与上述频域参考信号相乘后进行ifft，得到脉冲压缩处理结果并输出到后级；当配置为滤波处理模式时，回波数据通过fir滤波器核进行滤波
处理，其中fir滤波器核中保存配置好的滤波器参数，滤波处理后数据输出到后级。
67.所述对发来的数据进行缓存指的是，当数据接收缓冲模块接收到的收发同步信号为状态“1”时，模块开始将接收到的数据按照接收模式状态设定保存到bram或ddr中，当上述存储位置存满后，停止接受数据并等待dma模块的读取信号；若等待期间收发同步信号为状态“1”则重复上述步骤开始接收数据，且新接收的数据覆盖之前保存的数据。接收模式分为单脉冲接收模式和连续接收模式两种，使用哪种模式由数据接收缓冲模块控制信号决定。其中单脉冲接收模式使用内部bram资源作为缓冲存储，通过控制信号的回波信号长度参数改变bram储存的数据长度，每次新到达的回波数据都将上一次接收到的回波数据覆盖，即bram中始终保存最新的回波数据。连续接收模式则将数据通过axi-4总线存储到ddr芯片中，因ddr芯片存储量大，故可以连续存储多个脉冲的数据，存储在ddr上的地址为0x2000 0000-0x7fff ffff。当rfsoc处理模块需要当前数据时，rfsoc处理模块通过dma数据传输模块发送接收准备指令，等待数据接收缓冲模块发送数据，数据接收缓冲模块收到dma模块的指令后，开始发送当前数据存储位置的所有数据，当数据发送完成后，继续之前的数据接收工作。
68.本发明的实施例中，参考信号指线性调频信号，只有当波形数据为线性调频波时，才可以使用上述脉冲压缩预处理模式。
69.本发明的实施例中，脉冲压缩处理即输入信号的fft乘上参考信号fft的共轭再逆fft。参考信号fft的共轭因其公式固定，故直接通过控制信号的参数来得到。
70.本发明的实施例中，fft指快速离散傅里叶变换，通过fft核实现。
71.本发明的实施例中，ifft指快速离散逆傅里叶变换，通过fft核实现。
72.步骤5，读取缓存数据：
73.rfsoc处理模块按照程序或上位机的指令，发送数据读取指令。dma数据传输模块接收到rfsoc处理模块的数据读取指令后，给数据接收缓冲模块发送读取信号，开始读取数据接收缓冲模块内存储的所有数据，并将数据转移到rfsoc处理模块的内存中。
74.步骤6，回波数据后处理：
75.rfsoc处理模块内存中的信号数据由用户自定义的算法处理，在上位机的网页操作界面中，用户通过变量调用的方式使用存储在rfsoc处理模块内存中采集到的回波数据，在特定的程序输入框中输入针对上述变量的运算函数，即可实现实时处理，处理后的结果保存到内存中并直接通过界面显示。
76.本发明的效果可以通过下面的仿真实验得到进一步证明。
77.1.仿真实验条件：
78.本发明的仿真实验的硬件平台为：使用搭载型号为xczu28dr芯片的rfsoc硬件平台，该板卡内含有1片rfsoc、1片射频时钟芯片以及8个ddr4内存颗粒。
79.本发明的仿真实验的软件平台为：windows11操作系统。
80.2.仿真内容及其结果分析：
81.本发明仿真实验采用本发明的装置和方法，对本发明装置的射频接口连接简易射频电路以实现s波段的单脉冲雷达功能，射频电路的连接关系如图4所示。在图5(a)所示的场景进行单脉冲雷达测试实验，得到如图5(b)所示的测试结果。
82.本实验所实现的单脉冲雷达使用单收单发模式，射频的输入与输出接口分别连接
两组射频电路，其中射频发送电路连接如下：
83.rfsoc输出的射频信号先经过10db的衰减器，经过3000-4000mhz的带通滤波器后使用40db的功率放大器对射频信号的功率放大，以扩大雷达信号的探测距离，最后信号经过喇叭天线发射，辐射到空间中经过物体反射的回波信号经过接收端的喇叭天线接收。首先对回波信号使用3000-4000mhz的带通滤波器滤波，后经20db放大系数的低噪声放大器放大回波信号，放大后的信号输入到rfsoc芯片内部采集。
84.在本仿真实验中，使用电脑通过网线连接本发明所述的装置，在网页界面配置参数。
85.本仿真实验的参数设置如下：发送波形使用线性调频波；信号带宽100mhz；发射信号起始频率为200mhz；发射脉冲周期0.4ms；脉冲重复频率1khz；发射信号上变频频率为3500mhz；插值倍数1x；回波信号下变频频率为3700mhz；抽取倍数2x；回波数据接收为单脉冲模式；预处理模式为不处理；发送数据存储在bram中。
86.在本仿真实验中通过网页端在后处理程序编辑框内编写脉冲压缩算法，对回波数据在rfsoc处理模块内脉冲压缩处理并在网页端直接显示脉冲压缩后的处理结果。将处理后的结果保存，导出到电脑中查看。
87.下面结合图5(a)和图5(b)的图片对本发明的效果做进一步的描述。
88.图5(a)是单脉冲雷达的测试场景俯视图，图5(a)中距离测量尺的起始和结束端点，分别代表雷达的发射天线与接收天线的放置位置，距离测量尺的刻度来代表各个目标点与天线位置的距离长度关系。
89.图5(b)是本发明模拟单脉冲雷达使用状态下测量得到的回波信号距离-幅度图，图5(b)中标注了3个明显峰值点幅度与计算得到的距离值，标注点中的x代表雷达测量的目标距离，y代表物体反射信号强度。
90.通过上述两个图片对比，可以将图5(b)中标注的峰值点与图5(a)中的物体一一对应。图5(b)中标注峰值点下的距离从左往右分别对应5(a)中两个喇叭摆放位置的距离差、马路上停放的汽车以及建筑，对比回波测量得到的上述目标距离与实际空间距离，二者基本一致。
91.综合以上仿真实验结果，本发明的装置和方法可以快速实现单脉冲雷达的功能，且实现过程操作简便，仅需通过网页配置即可配置雷达的各种参数功能；也可以在线编写算法程序对信号实现实时处理，大幅加快了雷达系统的验证速度。