阵列基板的维修方法、装置、电子设备及存储介质与流程

1.本技术涉及电子技术领域，特别是涉及阵列基板的维修方法、装置、电子设备及存储介质。


背景技术：

2.esd(electro static discharge，静电释放)在用电器件中几乎不可避免，esd会在短时间内产生较高的电压，从而导致用电器件中的mos管(场效应管)、二极管等被瞬间击穿而短路，造成用电器件的损坏。然而针对阵列基板goa(gate driver on array，阵列基板行驱动技术)区域中的mos管开关发生的静电击穿的情况，相关技术中并不存在有效的维修方法。


技术实现要素：

3.本技术实施例的目的在于提供一种阵列基板的维修方法、装置、电子设备及存储介质，以针对在阵列基板goa区域中的mos管开关发生的静电击穿的情况，实现对阵列基板的维修。具体技术方案如下：
4.第一方面，本技术实施例提供一种阵列基板的维修方法，所述方法包括：
5.对待检测的阵列基板进行检测，得到检测结果；
6.在所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路的情况下，确定所述goa驱动电路中的目标电容；所述目标电容为用于通过电容自举拉升输出端开启电压的电容；
7.对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
8.在一种可能的实施方式中，所述对待检测的阵列基板进行检测，得到检测结果，包括以下过程中的至少一项：
9.对待检测的阵列基板进行点亮检测，得到所述阵列基板的像素区显示检测结果；
10.对待检测的阵列基板的goa驱动电路输出的预设像素行的gate线电压信号进行检测，得到gate线电压检测结果；
11.对待检测的阵列基板的goa驱动电路输出的预设像素行的pu点位的电压进行检测，得到pu点位电压检测结果，所述pu点位为电压上拉点位；
12.其中，所述检测结果包括所述像素区显示检测结果、所述gate线电压检测结果、所述pu点位电压检测结果中的至少一项。
13.在一种可能的实施方式中，在满足以下情况中的一种或多种时，判定所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路：
14.所述像素区显示检测结果中第一行像素、第二行像素、第三行像素为暗像素；
15.所述gate线电压检测结果中第一行至第三行像素行的gate线电压信号属于第一预设低压区间；
16.所述pu点位电压检测结果中第一行至第三行像素行的pu点位的电压属于第二预
设低压区间。
17.在一种可能的实施方式中，所述预设开关包括所述goa驱动电路中的充电控制开关及复位控制开关中的至少一个，所述充电控制开关用于控制所述目标电容的充电，所述复位控制开关用于控制复位。
18.在一种可能的实施方式中，所述对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通，包括：
19.利用焊接面积不小于预设焊接面积的激光对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
20.在一种可能的实施方式中，所述预设焊接面积为3微米
×
3微米。
21.第二方面，本技术实施例提供一种阵列基板的维修装置，所述装置包括：
22.获取模块，用于对待检测的阵列基板进行检测，得到检测结果；
23.确定模块，用于在所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路的情况下，确定所述goa驱动电路中的目标电容；所述目标电容为用于通过电容自举拉升输出端开启电压的电容；
24.焊接模块，用于对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
25.在一种可能的实施方式中，所述获取模块，包括以下过程中的至少一项：
26.对待检测的阵列基板进行点亮检测，得到所述阵列基板的像素区显示检测结果；
27.对待检测的阵列基板的goa驱动电路输出的预设像素行的gate线电压信号进行检测，得到gate线电压检测结果；
28.对待检测的阵列基板的goa驱动电路输出的预设像素行的pu点位的电压进行检测，得到pu点位电压检测结果，所述pu点位为电压上拉点位；
29.其中，所述检测结果包括所述像素区显示检测结果、所述gate线电压检测结果、所述pu点位电压检测结果中的至少一项。
30.在一种可能的实施方式中，在满足以下情况中的一种或多种时，判定所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路：
31.所述像素区显示检测结果中第一行像素、第二行像素、第三行像素为暗像素；
32.所述gate线电压检测结果中第一行至第三行像素行的gate线电压信号属于第一预设低压区间；
33.所述pu点位电压检测结果中第一行至第三行像素行的pu点位的电压属于第二预设低压区间。
34.在一种可能的实施方式中，所述预设开关包括所述goa驱动电路中的充电控制开关及复位控制开关中的至少一个，所述充电控制开关用于控制所述目标电容的充电，所述复位控制开关用于控制复位。
35.在一种可能的实施方式中，所述焊接模块，包括：
36.焊接子模块，用于利用焊接面积不小于预设焊接面积的激光对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
37.在一种可能的实施方式中，所述预设焊接面积为3微米
×
3微米。
38.第三方面，本技术实施例提供一种电子设备，包括：处理器、通信接口、存储器和通
信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
39.存储器，用于存放计算机程序；
40.处理器，用于执行存储器上所存放的程序时，实现上述第一方面中任一所述的方法步骤。
41.第四方面，本技术实施例提供一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面中任一所述的方法步骤。
42.本技术实施例有益效果：
43.本技术实施例提供的一种阵列基板的维修方法、装置、电子设备及存储介质，所述方法包括：对待检测的阵列基板进行检测，得到检测结果；在所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路的情况下，确定所述goa驱动电路中的目标电容；所述目标电容为用于通过电容自举拉升输出端开启电压的电容；对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。通过对目标电容进行焊接，使得目标电容的两个极板直接导通，负载减小，从而可以针对阵列基板goa区域中的mos管开关发生静电击穿而短路的情况，实现对阵列基板的维修。
44.当然，实施本技术的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
45.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
46.图1为相关技术中65寸阵列基板goa驱动电路示意图；
47.图2为相关技术中65寸阵列基板的pcb(印刷电路板)示意图；
48.图3为本技术实施例提供的阵列基板维修方法的一种流程示意图；
49.图4为图1所示goa驱动电路中pu点位与output信号检测示意图；
50.图5为图1所示goa驱动电路对应的阵列基板中焊接电容c的位置示意图；
51.图6为goa驱动电路中电容c焊接前后的等效电路示意图；
52.图7为图1所示goa驱动电路对应的阵列基板中过孔异常的示意图；
53.图8为相关技术中goa驱动电路的另一种示意图；
54.图9为相关技术中goa驱动电路的又一种示意图；
55.图10为本技术实施例提供的阵列基板维修装置的一种结构示意图；
56.图11为本技术实施例提供的一种电子设备的结构示意图。
具体实施方式
57.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员基于本技术所获得的所有其他实施例，都属于本
申请保护的范围。
58.目前针对阵列基板gcs不良一般采用镭射激光焊接过孔位置的方法进行维修，此种方法只能维修过孔异常导致的gcs，然而对于goa区域中的mos管开关发生的esd，相关技术中没有有效的方法进行维修。针对阵列基板goa区域中的mos管开关发生的静电击穿的情况，出现的现象为液晶面板边缘y＝1/2/3(y表示像素坐标系的y轴，y＝n表示第n行像素)贯穿的gcs(栅线与公共电极的线路不良)，相关技术中并不存在有效的维修方法。而且对于模组工艺段，laser设备(激光设备)在显微镜下只能看见阵列基板电路的背面侧，而对于实际生产发生的esd，只能在阵列基板的正面侧找到不良，无法在背面侧有效确定实际esd发生的位置，因此无法通过镭射激光准确切断短路位置。
59.一个例子中，如图1和图2所示，图1为相关技术中65寸阵列基板goa驱动电路示意图，其中包括：input(数据输入端)信号，pu点位(栅极驱动电路上拉点位)，stv(第一扫描开启端)信号，vgl(栅极电压端，低电压端)信号，output(栅极输出端)信号，电容c在pu点和output之间。图2为相关技术中65寸阵列基板的pcb(印刷电路板)示意图，排布方式如下：包括goa驱动电路区域及时钟信号区域。前三gate(栅线)行的input由stv直接提供，当阵列基板goa区域中前三gate行中的预设开关(m1和/或m2)发生esd时，会导致stv输入端过孔烧坏，前三gate行无input信号输入，pu点无法正常打开，且一直被vgl拉低，对侧g-out参与本侧级联，液晶产品只能被判定为低等级，造成良率(合格率)降低。
60.为了实现对阵列基板的维修，本技术实施例提供了一种阵列基板的维修方法、装置、电子设备及存储介质。
61.首先，对本技术实施例提供的一种阵列基板的维修方法进行详细说明，参见图3，包括以下步骤：
62.步骤s301，对待检测的阵列基板进行检测，得到检测结果。
63.对待检测的阵列基板进行检测的目的是为了确定阵列基板的goa区域中的开关是否发生esd，此处的检测方式可以采用相关技术中的esd检测方式，例如，电压检测或点亮检测等；此处的检测方式可以为一种或多种，相应的检测结果也可以为一种或多种结果，结合多种检测方式进行检测可以提高最终结果的准确度。
64.步骤s302，在所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路的情况下，确定所述goa驱动电路中的目标电容；所述目标电容为用于通过电容自举拉升输出端开启电压的电容。
65.目标电容用于通过电容自举拉升输出端开启电压。自举电容是利用电容两端电压不能突变的特性，当电容两端保持有一定电压时，提高电容负端电压，正端电压仍保持于负端的原始压差，等于正端的电压被负端举起来了，用于拉升输出端开启电压(pu点的电压)。
66.预设开关可以为控制目标电容充放电的开关。在一种可能的实施方式中，所述预设开关包括所述goa驱动电路中的充电控制开关及复位控制开关中的至少一个，所述充电控制开关用于控制所述目标电容的充电，所述复位控制开关用于控制复位。
67.一个例子中，在goa驱动电路如图1所示时，预设开关可以是图1中的m31和/或m32，目标电容可以是图1中的电容c。一个例子中，在goa驱动电路如图8所示时，预设开关可以是图8中的m7和/或m8，目标电容可以是图8中的电容c2。一个例子中，在goa驱动电路如图9所示时，预设开关可以是图9中的t1和/或t2，目标电容可以是图9中的电容c1。
68.步骤s303，对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
69.一个例子中，在goa驱动电路如图1所示时，目标电容可以是图1中的电容c。对电容c进行焊接，以使电容c的两个极板直接导通，此时可以将导通后的电容c视为一根导线。图6为goa驱动电路中电容c焊接前后的等效电路示意图，其中，当电容c被焊接打通后，output vmax(最大电压值)基本为正常值，本行像素正常。
70.在本技术实施例中，通过对目标电容进行焊接，使得目标电容的两个极板直接导通，负载减小，从而可以针对阵列基板goa区域中的mos管开关发生静电击穿而短路的情况，实现对阵列基板的维修。
71.在一种可能的实施方式中，所述对待检测的阵列基板进行检测，得到检测结果，包括以下过程中的至少一项：
72.对待检测的阵列基板进行点亮检测，得到所述阵列基板的像素区显示检测结果；
73.对待检测的阵列基板的goa驱动电路输出的预设像素行的gate线电压信号进行检测，得到gate线电压检测结果；
74.对待检测的阵列基板的goa驱动电路输出的预设像素行的pu点位的电压进行检测，得到pu点位电压检测结果，所述pu点位为电压上拉点位。
75.其中，所述检测结果包括所述像素区显示检测结果、所述gate线电压检测结果、所述pu点位电压检测结果中的至少一项。
76.一个例子中，如图1所示，output信号为栅极输出端信号，对output信号进行检测，得到gate线电压检测结果；pu点位为栅极驱动电路上拉点位(电压上拉点位)，对pu点位的电压进行检测，得到pu点位电压检测结果。
77.在本技术实施例中，通过不同的检测方式对待检测阵列基板进行检测，从而得到检测结果。
78.在一种可能的实施方式中，在满足以下情况中的一种或多种时，判定所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路：
79.所述像素区显示检测结果中第一行像素、第二行像素、第三行像素为暗像素；
80.所述gate线电压检测结果中第一行至第三行像素行的gate线电压信号属于第一预设低压区间；
81.所述pu点位电压检测结果中第一行至第三行像素行的pu点位的电压属于第二预设低压区间。
82.暗像素表示阵列基板的第一行像素、第二行像素、第三行像素异常。
83.第一预设低压区间及第二预设低压区间的设置与阵列基板中goa驱动电路自身的驱动电压有关系。一个例子中，在goa驱动电路如图1所示时，第一预设低压区间可以设置为19v至19.2v。一个例子中，在goa驱动电路如图1所示时，第二预设低压区间可以设置为-6.72v至-4.8v。
84.一个例子中，在goa驱动电路如图1所示时，对该goa驱动电路对应的阵列基板进行检测，需要说明的是，阵列基板中包括多个如图1所示的goa驱动电路。如图4所示，展示出了5组不同的检测结果，并进行了维修前与维修后的实验验证。具体如下：将图4中的实验总共分为三大组，第一大组为2160gate侧的空白组，第二大组为2158gate侧和2159gate侧的实验组，第三大组为2155gate侧和2157gate侧的对照组。2158-2160为第一行至第三行像素
行，其检测结果异常，即2158-2160对应的goa驱动电路中的m31与m32短路。2155、2157-2160的标示参见图5，图5为图1所示goa驱动电路对应的阵列基板中焊接电容c的位置示意图，焊接位置为圆圈标示所示。
85.2160被设置为电容c未被焊接打通的空白组，2158与2159被设置为电容c被焊接打通的实验组，2155与2157被设置为不存在短路的对照组。
86.2160空白组中，焊接2158/2159中的电容c前(维修前)，pu点位的电压值为-6.72v，gate线电压信号输出端output的电压值为19v；焊接2158/2159中的电容c后(维修后)，pu点位的电压值为-5.04v，gate线电压信号输出端output的电压值为19.2v。
87.2159实验组中，焊接2159中的电容c前(维修前)，pu点位的电压值为-5.28v，gate线电压信号输出端output的电压值为19.2v；焊接2159中的电容c后(维修后)，pu点位的电压值为30.96v，gate线电压信号输出端output的电压值为31v。
88.2158实验组中，焊接2158中的电容c前(维修前)，pu点位的电压值为-4.8v，gate线电压信号输出端output的电压值为19v；焊接2158中的电容c后(维修后)，pu点位的电压值为30.96v，gate线电压信号输出端output的电压值为30.8v。
89.2157对照组中，焊接2158/2159中的电容c前(维修前)，pu点位的电压值为31.44v，gate线电压信号输出端output的电压值为31.2v；焊接2158/2159中的电容c后(维修后)，pu点位的电压值为31.92v，gate线电压信号输出端output的电压值为31.4v。
90.2155对照组中，焊接2158/2159中的电容c前(维修前)，pu点位的电压值为32.88v，gate线电压信号输出端output的电压值为31.4v；焊接2158/2159中的电容c后(维修后)，pu点位的电压值为43.92v，gate线电压信号输出端output的电压值为31.6v。
91.图4中需要说明的是，2157gate侧的input由于是2160gate侧级联过来，所以pu点位电压只有31.92v(达不到正常值43.92v)。
92.对检测结果异常的2159gate侧进行维修后(焊接电容c)，pu点位的电压值为30.96v，gate线电压信号输出端output的电压值为31v；对检测结果异常的2158gate侧进行维修后(焊接电容c)，pu点位的电压值为30.96v，gate线电压信号输出端output的电压值为30.8v。与对照组(不存在短路的2155gate侧与2157gate侧)相比，pu点位与output信号的电压值基本相同。可见，通过焊接电容c对存在短路的阵列基板进行了有效的维修。
93.在本技术实施例中，通过不同的异常情况判定检测结果表示阵列基板的goa驱动电路中的预设开关短路，从而对阵列基板进行维修。
94.在一种可能的实施方式中，所述对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通，包括：
95.利用焊接面积不小于预设焊接面积的激光对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
96.预设焊接面积根据目标电容两个极板间的面积进行设置，需要保证预设焊接面积不小于目标电容两个极板间的面积。
97.在一种可能的实施方式中，所述预设焊接面积为3微米
×
3微米。
98.一般情况下，目标电容两个极板间的面积小于3微米
×
3微米，利用焊接面积不小于3微米
×
3微米的激光进行焊接，以保证激光可以熔融打通电容。
99.在本技术实施例中，利用焊接面积不小于3微米
×
3微米的激光对目标电容进行焊
接，以保证激光可以熔融打通电容。
100.一个例子中，在goa驱动电路如图1所示时，实际检测时，stv给的input电压为0，pu点位无输入电压，m2短路使得pu点位和vgl(-8v)直连，pu点位电压被拉低为负电压，由于电容c负载影响，output只有19v，出现的现象为液晶面板上边缘(y＝1/2/3)贯穿的gcs。
101.以上述2158实验组为例，利用焊接面积不小于3微米
×
3微米的激光对电容c进行焊接后，pu点位与output直连，output被抬高到30.8v(相比于上述2155对照组中的31.6v略低)，pu点位电压由于靠另一边单边驱动有限，只能抬高到30.96v。
102.图6为goa驱动电路中电容c焊接前后的等效电路示意图，其中，当电容c被激光焊接打通后，output vmax(最大电压值)基本为正常值，本行像素正常，可见维修后像素正常，实际维修简捷，不需要再增加额外修复辅助线，只需要找到前三像素行的电容c，每行焊接2个点即可，且不容易造成新的不良，可以实现液晶产品的等级提升，合格率升高。
103.图7为图1所示goa驱动电路对应的阵列基板中过孔异常的示意图，结合图2及图5，可见2158gate侧-2160gate侧input处过孔异常，2157gate侧input处过孔ok(正常)，实际测量stv给的input电压为0，判断mos管m1为esd电流过大，将过孔击穿。
104.在本技术实施例中，针对65寸阵列基板goa区的mos管开关发生静电击穿而短路的情况进行维修，实际维修简捷，实用性高，且不容易造成新的不良，可以实现液晶产品的等级提升，合格率升高。
105.以下，对本技术中涉及的goa驱动电路进行详细介绍：
106.首先，对图1所示的goa驱动电路进行介绍，该goa驱动电路包括第三十mos管m30、第三十一mos管m31、第三十二mos管m32、第三十三mos管m33、第三十四mos管m34、第三十五mos管m35、第三十六mos管m36、第三十七mos管m37、第三十八mos管m38、第三十九mos管m39、第四十mos管m40、第四十一mos管m41、第四十二mos管m42、第四十三mos管m43、第四十四mos管m44、第四十五mos管m45、第四十六mos管m46、电容c；
107.图1所示的goa驱动电路的器件连接关系为：
108.第三十mos管m30的栅极与第一扫描开启端(stv端)连接，第三十mos管m30的第一端与栅极驱动电路上拉点位(pu点位)连接，第三十mos管m30的第二端与栅极电压端(vgl端)连接；
109.第三十一mos管m31的栅极与数据输入端(input端)连接，第三十一mos管m31的第一端与数据输入端(input端)连接，第三十一mos管m31的第二端与栅极驱动电路上拉点位(pu点位)连接；
110.第三十二mos管m32的栅极与上拉点位复位端(rst_pu端)连接，第三十二mos管m32的第一端与栅极驱动电路上拉点位(pu点位)连接，第三十二mos管m32的第二端与栅极电压端(vgl端)连接；
111.第四十五mos管m45的栅极与栅极驱动电路上拉点位(pu点位)连接，第四十五mos管m45的第一端与时钟信号端(clk端)连接，第四十五mos管m45的第二端与栅极输出端(output端)连接；
112.第三十三mos管m33的栅极与第一栅极驱动电路下拉点位(pd1点位)连接，第三十三mos管m33的第一端与所述第三十二mos管的第一端连接，第三十三mos管m33的第二端与栅极低电压端(vgl端)连接；
113.第三十四mos管m34的栅极与第二栅极驱动电路下拉点位(pd2点位)连接，第三十四mos管m34的第一端与所述第三十三mos管的第一端连接，第三十四mos管m34的第二端与栅极低电压端(vgl端)连接；
114.第三十五mos管m35的栅极与第一驱动电压正电压端(vddo端)连接，第三十五mos管m35的第一端与第一驱动电压正电压端(vddo端)连接，第三十五mos管m35的第二端与第三栅极驱动电路下拉点位(pd_cn1点位)连接；
115.第三十六mos管m36的栅极与栅极驱动电路上拉点位(pu点位)连接，第三十六mos管m36的第一端与所述第三十五晶体管m35的第二端连接，第三十六mos管m36的第二端与栅极低电压端(vgl端)连接；
116.第三十七mos管m37的栅极与所述第三十五晶体管m35的第二端连接，第三十七mos管m37的第一端与第一驱动电压正电压端(vddo端)连接，第三十七mos管m37的第二端与第一栅极驱动电路下拉点位(pd1点位)连接；
117.第三十八mos管m38的栅极与栅极驱动电路上拉点位(pu点位)连接，第三十八mos管m38的第一端与所述第三十七晶体管m37的第二端连接，第三十八mos管m38的第二端与栅极低电压端(vgl端)连接；
118.第三十九mos管m39的栅极与第二驱动电压正电压端(vdde端)连接，第三十九mos管m39的第一端与第二驱动电压正电压端(vdde端)连接，第三十九mos管m39的第二端与第四栅极驱动电路下拉点位(pd_cn2点位)连接；
119.第四十mos管m40的栅极与栅极驱动电路上拉点位(pu点位)连接，第四十mos管m40的第一端与所述第三十九晶体管m39的第二端连接，第四十mos管m40的第二端与栅极低电压端(vgl端)连接；
120.第四十一mos管m41的栅极与所述第三十九晶体管m39的第二端连接，第四十一mos管m41的第一端与第二驱动电压正电压端(vdde端)连接，第四十一mos管m41的第二端与第二栅极驱动电路下拉点位(pd2点位)连接；
121.第四十二mos管m42的栅极与栅极驱动电路上拉点位(pu点位)连接，第四十二mos管m42的第一端与所述第四十一晶体管m41的第二端连接，第四十二mos管m42的第二端与栅极低电压端(vgl端)连接；
122.第四十六mos管m46的栅极与复位电压端(reset)连接，第四十六mos管m46的第一端与栅极输出端(output端)连接，第四十六mos管m46的第二端与栅极低电压端(vgl端)连接；
123.第四十四mos管m44的栅极与第一栅极驱动电路下拉点位(pd1点位)连接，第四十四mos管m44的第一端与所述第四十六mos管m46的第一端连接，第四十四mos管m44的第二端与栅极低电压端(vgl端)连接；
124.第四十三mos管m43的栅极与第二栅极驱动电路下拉点位(pd2点位)连接，第四十三mos管m43的第一端与所述第四十四mos管m44的第一端连接，第四十三mos管m43的第二端与栅极低电压端(vgl端)连接；
125.电容c的第一端与栅极驱动电路上拉点位(pu点位)连接，电容c的第二端与栅极输出端(output端)连接。
126.一个例子中，各mos管可以替换为tft(thin film transistor，薄膜晶体管)。一个
例子中，针对本实施例中的任一mos管，该mos管可以为n型mos管，也可以为p型mos管，具体可以根据实际情况自行选择；该mos管的第一端为源极或漏极，该mos管的第二端为与第一端对应的漏极或源极。
127.其次，对图8所示的goa驱动电路进行介绍，图8所示的goa驱动电路包括：第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14、第十五晶体管m15、第十六晶体管m16、第十七晶体管m17、第十八晶体管m18、第十九晶体管m19、第二十晶体管m20、第二十一晶体管m21、第二十二晶体管m22、第二十三晶体管m23、第二十四晶体管m24、第二十五晶体管m25、第二十六晶体管m26、第一电容c1、第二电容c2。
128.图8所示的goa驱动电路中各器件的连接关系如下：
129.第七晶体管m7的栅极与数据输入端(input端)连接，第七晶体管m7的第一端与数据输入端(input端)连接，第七晶体管m7的第二端与栅极驱动电路上拉点位(pu点位)连接；
130.第八晶体管m8的栅极与复位电压端(reset端)连接，第八晶体管m8的第一端与栅极驱动电路上拉点位(pu点位)连接，第八晶体管m8的第二端与栅极电压端(lvgl端)连接；
131.第九晶体管m9的栅极与栅极驱动电路上拉点位(pu点位)连接，第九晶体管m9的第一端与时钟信号端(clk端)连接，第九晶体管m9的第二端与栅极输出端(gate output端)连接；
132.第十晶体管m10的栅极与第一栅极驱动电路下拉点位(pd1点位)连接，第十晶体管m10的第一端与栅极输出端(gate output端)连接，第十晶体管m10的第二端与栅极低电压端(vgl端)连接；
133.第二十晶体管m20的栅极与第二栅极驱动电路下拉点位(pd2点位)连接，第二十晶体管m20的第一端与栅极输出端(gate output端)连接，第二十晶体管m20的第二端与栅极低电压端(vgl端)连接；
134.第十一晶体管m11的栅极与第十四晶体管m14的第二端连接，第十一晶体管m11的第一端与第一驱动电压正电压端(vddo端)连接，第十一晶体管m11的第二端与第一栅极驱动电路下拉点位(pd1点位)连接；
135.第二十一晶体管m21的栅极与第二十四晶体管m24的第二端连接，第二十一晶体管m21的第一端与第二驱动电压正电压端(vdde端)连接，第二十一晶体管m21的第二端与第二栅极驱动电路下拉点位(pd2点位)连接；
136.第十二晶体管m12的栅极与栅极驱动电路上拉点位(pu点位)连接，第十二晶体管m12的第一端与第一栅极驱动电路下拉点位(pd1点位)连接，第十二晶体管m12的第二端与栅极电压端(lvgl端)连接；
137.第二十二晶体管m22的栅极与栅极驱动电路上拉点位(pu点位)连接，第二十二晶体管m22的第一端与第二栅极驱动电路下拉点位(pd2点位)连接，第二十二晶体管m22的第二端与栅极电压端(lvgl端)连接；
138.第十三晶体管m13的栅极与第一栅极驱动电路下拉点位(pd1点位)连接，第十三晶体管m13的第一端与栅极驱动电路上拉点位(pu点位)连接，第十三晶体管m13的第二端与栅极电压端(lvgl端)连接；
139.第二十三晶体管m23的栅极与第二栅极驱动电路下拉点位(pd2点位)连接，第二十三晶体管m23的第一端与栅极驱动电路上拉点位(pu点位)连接，第二十三晶体管m23的第二端与栅极电压端(lvgl端)连接；
140.第十四晶体管m14的栅极与第一驱动电压正电压端(vddo端)连接，第十四晶体管m14的第一端与第一驱动电压正电压端(vddo端)连接，第十四晶体管m14的第二端与第十五晶体管m15的第一端连接；
141.第二十四晶体管m24的栅极与第二驱动电压正电压端(vdde端)连接，第二十四晶体管m24的第一端与第二驱动电压正电压端(vdde端)连接，第二十四晶体管m24的第二端与第二十五晶体管m25的第一端连接；
142.第十五晶体管m15的栅极与栅极驱动电路上拉点位(pu点位)连接，第十五晶体管m15的第二端与栅极电压端(lvgl端)连接；
143.第二十五晶体管m25的栅极与栅极驱动电路上拉点位(pu点位)连接，第二十五晶体管m25的第二端与栅极电压端(lvgl端)连接；
144.第十六晶体管m16的栅极与第一栅极驱动电路下拉点位(pd1点位)连接，第十六晶体管m16的第一端与第十七晶体管m17的第二端连接，第十六晶体管m16的第二端与栅极电压端(lvgl端)连接；
145.第二十六晶体管m26的栅极与第二栅极驱动电路下拉点位(pd2点位)连接，第二十六晶体管m26的第一端与第十七晶体管m17的第二端连接，第二十六晶体管m26的第二端与栅极电压端(lvgl端)连接；
146.第十七晶体管m17的栅极与栅极驱动电路上拉点位(pu点位)连接，第十七晶体管m17的第一端与时钟信号端(clk端)连接；
147.第二电容c2的第一端与所述第九晶体管m9的栅极连接，第二电容c2的第二端与栅极输出端(gate output端)连接；
148.第五晶体管的栅极与第一栅极驱动电路下拉点位(pd1点位)连接，第五晶体管的第一端与所述第一电容c1的第一端连接，第五晶体管的第二端与栅极电压端连接；
149.第十八晶体管的栅极与第二栅极驱动电路下拉点位(pd2点位)连接，第十八晶体管的第一端与所述第一电容c1的第一端连接，第十八晶体管的第二端与栅极电压端连接；
150.第六晶体管的栅极与第一栅极驱动电路下拉点位(pd1点位)连接，第六晶体管的第一端与所述第一电容c1的第二端连接，第六晶体管的第二端与栅极电压端连接；
151.第十九晶体管的栅极与第二栅极驱动电路下拉点位(pd2点位)连接，第十九晶体管的第一端与所述第一电容c1的第二端连接，第十九晶体管的第二端与栅极电压端连接。
152.第一晶体管m1的栅极与所述栅极驱动电路上拉点位(pu点位)连接，第一晶体管m1的第一端与所述栅极驱动电路上拉点位(pu点位)连接，第一晶体管m1的第二端分别与所述第二晶体管m2的栅极、所述第一电容c1的第一端、所述第四晶体管m4的第一端连接；
153.第二晶体管m2的第一端与所述触控电压端(touch_en端)连接，第二晶体管m2的第二端分别与所述第一电容c1的第二端、所述第三晶体管m3的栅极、所述第三晶体管m3的第一端连接；
154.第三晶体管m3的第二端与所述栅极驱动电路上拉点位(pu点位)连接；
155.第四晶体管m4的栅极与所述复位电压端(reset端)连接，第四晶体管m4的第二端
与栅极电压端连接。
156.一个例子中，各晶体管均可以为tft(thin film transistor，薄膜晶体管)。一个例子中，针对本实施例中的任一晶体管，该晶体管可以为n型mos管，也可以为p型mos管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。
157.然后，对图9所示的goa驱动电路进行介绍，该goa驱动电路包括：第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第十二晶体管t12、第十三晶体管t13、第一电容c1。
158.图9所示的goa驱动电路的器件连接关系为：
159.第一晶体管t1的栅极与第一扫描开启端(stv端)连接，第一晶体管t1的第一端与第一扫描控制端(cn端)连接，第一晶体管t1的第二端与栅极驱动电路上拉点位(pu_cn点位)连接；
160.第二晶体管t2的栅极与第二扫描开启端(rst端)连接，第二晶体管t2的第一端与栅极驱动电路上拉点位(pu_cn点位)连接，第二晶体管t2的第二端与第二扫描控制端(cnb端)连接；
161.第三晶体管t3的栅极与栅极驱动电路上拉点位(pu_cn点位)连接，第三晶体管t3的第一端与第一时钟信号端(clk1端)连接，第三晶体管t3的第二端与输出端(output端)连接；
162.第四晶体管t4的栅极与栅极驱动电路下拉点位(pd点位)连接，第四晶体管t4的第一端与输出端(output端)连接，第四晶体管t4的第二端与直流低电平端(vgl_g端)连接；
163.第五晶体管t5的栅极与栅极驱动电路下拉点位(pd点位)连接，第五晶体管t5的第一端与栅极驱动电路上拉点位(pu_cn点位)连接，第五晶体管t5的第二端与直流低电平端(vgl_g端)连接；
164.第六晶体管t6的栅极与栅极驱动电路上拉点位(pu_cn点位)连接，第六晶体管t6的第一端与栅极驱动电路下拉点位(pd点位)连接，第六晶体管t6的第二端与直流低电平端(vgl_g端)连接；
165.第七晶体管t7的栅极与第一扫描控制端(cn端)连接，第七晶体管t7的第一端与第二时钟信号端(clk2端)连接，第七晶体管t7的第二端与第十三晶体管t13的栅极连接；
166.第十二晶体管t12的栅极与第二扫描控制端(cnb端)连接，第十二晶体管t12的第一端与第十三晶体管t13的栅极连接，第十二晶体管t12的第二端与第三时钟信号端(clk3端)连接；
167.第十三晶体管t13的第一端与直流高电平端(vgh_g端)连接，第十三晶体管t13的第二端与栅极驱动电路下拉点位(pd点位)连接；
168.第一电容c1的第一端与所述第三晶体管t3的栅极连接，第一电容c1的第二端与输出端(output端)连接。
169.一个例子中，各晶体管均可以为tft(thin film transistor，薄膜晶体管)。一个例子中，针对本实施例中的任一晶体管，该晶体管可以为n型mos管，也可以为p型mos管，具体可以根据实际情况自行选择；该晶体管的第一端为源极或漏极，该晶体管的第二端为与第一端对应的漏极或源极。
170.基于同一构思，本技术实施例还提供了一种阵列基板的维修装置，参见图10，所述装置包括：
171.获取模块1010，用于对待检测的阵列基板进行检测，得到检测结果；
172.确定模块1020，用于在所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路的情况下，确定所述goa驱动电路中的目标电容；所述目标电容为用于通过电容自举拉升输出端开启电压的电容；
173.焊接模块1030，用于对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
174.在本技术实施例中，通过对目标电容进行焊接，使得目标电容的两个极板直接导通，负载减小，从而可以针对阵列基板goa区域中的mos管开关发生静电击穿而短路的情况，实现对阵列基板的维修。
175.在一种可能的实施方式中，所述获取模块1010，包括以下过程中的至少一项：
176.对待检测的阵列基板进行点亮检测，得到所述阵列基板的像素区显示检测结果；
177.对待检测的阵列基板的goa驱动电路输出的预设像素行的gate线电压信号进行检测，得到gate线电压检测结果；
178.对待检测的阵列基板的goa驱动电路输出的预设像素行的pu点位的电压进行检测，得到pu点位电压检测结果，所述pu点位为电压上拉点位；
179.其中，所述检测结果包括所述像素区显示检测结果、所述gate线电压检测结果、所述pu点位电压检测结果中的至少一项。
180.在本技术实施例中，通过不同的检测方式对待检测阵列基板进行检测，从而得到检测结果。
181.在一种可能的实施方式中，在满足以下情况中的一种或多种时，判定所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路：
182.所述像素区显示检测结果中第一行像素、第二行像素、第三行像素为暗像素；
183.所述gate线电压检测结果中第一行至第三行像素行的gate线电压信号属于第一预设低压区间；
184.所述pu点位电压检测结果中第一行至第三行像素行的pu点位的电压属于第二预设低压区间。
185.在本技术实施例中，通过不同的异常情况判定检测结果表示阵列基板的goa驱动电路中的预设开关短路，从而对阵列基板进行维修。
186.在一种可能的实施方式中，所述预设开关包括所述goa驱动电路中的充电控制开关及复位控制开关中的至少一个，所述充电控制开关用于控制所述目标电容的充电，所述复位控制开关用于控制复位。
187.在一种可能的实施方式中，所述焊接模块1030，包括：
188.焊接子模块1110，用于利用焊接面积不小于预设焊接面积的激光对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
189.在一种可能的实施方式中，所述预设焊接面积为3微米
×
3微米。
190.在本技术实施例中，利用焊接面积不小于3微米
×
3微米的激光对目标电容进行焊接，以保证激光可以熔融打通电容。
191.本技术实施例还提供了一种电子设备，如图11所示，包括处理器1101、通信接口1102、存储器1103和通信总线1104，其中，处理器1101，通信接口1102，存储器1103通过通信总线1104完成相互间的通信，
192.存储器1103，用于存放计算机程序；
193.处理器1101，用于执行存储器1103上所存放的程序时，实现如下步骤：
194.对待检测的阵列基板进行检测，得到检测结果；
195.在所述检测结果表示所述阵列基板的goa驱动电路中的预设开关短路的情况下，确定所述goa驱动电路中的目标电容；所述目标电容为用于通过电容自举拉升输出端开启电压的电容；
196.对所述目标电容进行焊接，以使所述目标电容的两个极板直接导通。
197.上述电子设备提到的通信总线可以是外设部件互连标准(peripheral component interconnect，pci)总线或扩展工业标准结构(extended industry standard architecture，eisa)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
198.通信接口用于上述电子设备与其他设备之间的通信。
199.存储器可以包括随机存取存储器(random access memory，ram)，也可以包括非易失性存储器(non-volatile memory，nvm)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
200.上述的处理器可以是通用处理器，包括中央处理器(central processing unit，cpu)、网络处理器(network processor，np)等；还可以是数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
201.在本技术提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一阵列基板维修方法的步骤。
202.在本技术提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一阵列基板维修方法。
203.在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本技术实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘
solid state disk(ssd))等。
204.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
205.本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备、存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
206.以上所述仅为本技术的较佳实施例，并非用于限定本技术的保护范围。凡在本技术的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本技术的保护范围内。