一种芯片参数校准方法、校准接口控制器及芯片与流程

1.本技术属于芯片参数校准的技术领域，特别涉及一种芯片参数校准方法、校准接口控制器以及芯片。


背景技术：

2.集成电路电压、电流、频率等模拟参数具有个体差异性，为使产品参数性能达到预期且具备良好的一致性，通常需在晶圆级测试（cp）或成品级测试（ft）对每颗芯片进行模拟参数校准。
3.相关技术中，校准方法有利用外部测试设备进行校准，例如ate，（automatic test equipment，集成电路自动测试设备）按照特定算法在待测模拟量参数域内搜索能使模拟量落入预期范围内的参数值。该方法只需芯片能够输出待测模拟量、能通过基本通信接口进行对应参数配置即可，但搜索过程中需要频繁使用通信接口传递参数，导致测试时间较长，进而影响测试成本。另一种校准方法在芯片内部设计专用的校准电路，使芯片同时具备电压、电流、频率等多种模拟量，但不同类型模拟量的校准电路无法统一，芯片内部参数全部进行内部校准，实现校准的电路会引入额外的开发负担及风险，也会在一定程度上增加芯片面积开销。


技术实现要素：

4.为了解决所述现有技术的不足，本技术提供了一种芯片参数校准方法，本技术在芯片内执行校准的各指令，将在芯片获取的待校准参数的模拟量传输给外部测试设备，如此，一方面可缩短校准的时间，提高芯片校准的效率；另一方面，芯片无需在内部设置模拟量对比电路，可减少芯片开发的负担与风险，且减少芯片的面积开销。
5.本技术所要达到的技术效果通过以下方案实现：第一方面，本技术提供一种芯片参数校准方法，用于校准芯片模拟参数，所述芯片包括校准接口控制器，所述校准接口控制器包括接口模块，所述芯片可与外部测试设备相连，所述外部测试设备用于进行模拟量量测；所述方法包括：通过接口模块输入校准配置指令；根据所述校准配置指令，对所述芯片的待测参数进行配置；通过所述接口模块输入校准使能指令；根据所述校准使能指令，使芯片进入校准使能状态，并获取芯片待校准参数；对所述待校准参数执行单步校准及更新，获取单步校准后的待校准参数对应的模拟量；将所述模拟量传输给外部测试设备；响应于所述外部测试设备的量测结果，确定校准值。
6.进一步地，所述待测参数包括待测参数寄存器地址、参数取值范围、校准步长以及校准算法；所述根据所述校准配置指令，对所述芯片的待测参数进行配置，包括：
根据所述校准配置指令，对所述芯片的所述待测参数寄存器地址、所述参数取值范围、所述校准步长以及所述校准算法进行配置；其中，所述校准算法包括递增算法、递减算法以及二分法。
7.进一步地，所述通过接口模块输入校准配置指令步骤前，包括：将所述芯片与电源连通，且对所述芯片进行初始化配置。
8.进一步地，所述量测结果包括所述模拟量落入预设范围值、所述模拟量未落入预设范围值；所述响应于所述外部测试设备的量测结果，确定校准值，包括：若所述量测结果为所述模拟量落入所述预设范围值，将所述模拟量对应的待校准参数作为校准值。
9.若所述量测结果为所述模拟量未落入所述预设范围值，则重复执行所述单步校准，直至所述模拟量落入范围值；若遍历所有待校准参数后，该所述模拟量仍未落入所述预设范围值，则校准失败。
10.进一步地，所述执行单步校准，包括：通过接口模块输入单步校准指令；根据所述单步校准指令对所述待校准参数进行更新。
11.进一步地，所述根据所述单步校准指令对所述待校准参数进行更新，包括：响应于所述单步校准，根据校准配置获取参数取值范围；根据所述参数取值范围对所述待校准参数进行更新；若为首次校准时，更新值为所述待校准参数储存在寄存器中的初始值。
12.第二方面，本技术提供一种校准接口控制器，所述控制器包括：待校准参数遍历模块、内部总线接口模块、接口模块以及流程控制状态机；所述待校准参数遍历模块用于执行如下步骤的至少一个步骤：根据所述校准配置指令，对所述芯片的待测参数进行配置；根据所述校准使能指令，使芯片进入校准使能状态，并获取芯片待校准参数；对所述待校准参数执行单步校准，获取单步校准后的待校准参数对应的模拟量；所述内部总线接口模块用于对寄存器及非易失性存储进行访问；所述接口模块包括接口模块，用于执行如下步骤的至少一个步骤：通过接口模块输入校准配置指令；通过所述接口模块输入校准使能指令；将所述模拟量传输给外部测试设备；所述流程控制状态机用于控制所述待校准参数遍历模块、所述内部总线接口模块、以及所述接口模块的协同工作，以执行如第一方面任一所述的芯片参数校准方法。
13.第三方面，本技术提供一种芯片，所述芯片包括如第二方面所述的校准接口控制器。
14.第四方面，本技术提供一种可读介质，所述可读介质包括执行指令，当电子设备的处理器执行所述执行指令时，所述电子设备执行如第一方面任一所述的方法。
15.第五方面，本技术提供一种测试设备，包括模拟量比对电路，用于与芯片连接，且可接收芯片输出的模拟量，判断所述模拟量与预设范围值的关系，并输出量测结果给芯片。
16.本技术具有以下优点：
本技术一种芯片参数校准方法，用于校准芯片模拟参数，所述方法可以通过接口模块输入校准配置指令；接着，根据所述校准配置指令，对所述芯片的待测参数进行配置；再接着，通过所述接口模块输入校准使能指令；再接着，根据所述校准使能指令，使芯片进入校准使能状态，并获取芯片待校准参数；再接着，对所述待校准参数执行单步校准及更新，获取单步校准后的待校准参数对应的模拟量；然后，将所述模拟量传输给外部测试设备；再然后，响应于所述外部测试设备的量测结果，确定校准值。本技术在芯片内执行校准的各指令，将在芯片获取的待校准参数的模拟量传输给外部测试设备，如此，一方面可缩短校准的时间，提高芯片校准的效率；另一方面，芯片无需在内部设置模拟量对比电路，可减少芯片开发的负担与风险，且减少芯片的面积开销。
附图说明
17.为了更清楚地说明本技术实施例或现有的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
18.图1为本技术一实施例中所述芯片参数校准方法的流程图一；图2为本技术一实施例中所述芯片参数校准方法的流程图二；图3为本技术一实施例中所述校准接口控制器的结构示意图；图4为本技术一实施例中所述接口模块时序图；图5为本技术一实施例中所述接口模块的结构示意图；图6为本技术一实施例中流程控制状态机控制的流程；图7为本技术一实施例中所述芯片的结构示意图；图8为本技术一实施例中电子设备的结构示意图。
具体实施方式
19.为使本技术的目的、技术方案和优点更加清楚，下面将结合具体实施例及相应的附图对本技术的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
20.下面结合附图，详细地说明本技术的非限制性实施例。
21.如附图1，示出了本技术一实施例中所述芯片参数校准方法的流程图，芯片参数校准方法，用于校准芯片模拟参数，所述芯片包括校准接口控制器，所述校准接口控制器包括接口模块，所述芯片可与外部测试设备相连，所述外部测试设备用于进行模拟量量测；所述方法包括：s101：通过接口模块输入校准配置指令；s102：根据所述校准配置指令，对所述芯片的待测参数进行配置；s103：通过所述接口模块输入校准使能指令；s104：根据所述校准使能指令，使芯片进入校准使能状态，并获取芯片待校准参数；
s105：对所述待校准参数执行单步校准及更新，获取单步校准后的待校准参数对应的模拟量；s106：将所述模拟量传输给外部测试设备；s107：响应于所述外部测试设备的量测结果，确定校准值。
22.本技术提供了一种芯片参数校准方法，本技术在芯片内执行校准的各指令，将在芯片获取的待校准参数的模拟量传输给外部测试设备，如此，一方面可缩短校准的时间，提高芯片校准的效率；另一方面，芯片无需在内部设置模拟量对比电路，可减少芯片开发的负担与风险，且减少芯片的面积开销。
23.具体地，芯片内置校准电路，所述校准电路不包括校准时使用的模拟量对比电路，模拟量量测由外部测试设备执行。芯片内置的校准电路，用于实现执行各种指令以及校准流程控制，指令包括校准配置指令、以及校准使能指令等。校准电路为纯数字电路，相比包含模拟电路的校准电路而言，设计开发的成本降低，且开发风险降低了。由于芯片内置电路实现的是执行指令、参数配置以及控制，减少模拟量量程的时间，且内置电路无模拟量对比电路，通用性较好，可以使用一套电路覆盖多种模拟量校准需求，芯片面积开销小。
24.在一示例中，所述待测参数包括待测参数寄存器地址、参数取值范围、校准步长以及校准算法；所述根据所述校准配置指令，对所述芯片的待测参数进行配置，可以根据所述校准配置指令，对所述芯片的所述待测参数寄存器地址、所述参数取值范围、所述校准步长以及所述校准算法进行配置。待测参数寄存器地址用于芯片内部对参数寄存器进行寻址。芯片中所有寄存器都有对应的地址，给出地址才能找到要修改更新的寄存器。芯片中所有寄存器在允许的数值范围内进行配置，不同寄存器允许的取值范围不同，因此需要针对当前要配置的寄存器指定其取值范围，校准操作能在此范围内进行。校准步长指每次参数更新时参数的变化量，例如，当步长设置为1时，每次参数更新都在当前值上+1或-1；当步长设置为4时，每次参数更新都在当前值上+4或-4。
25.其中，所述校准算法包括递增算法、递减算法以及二分法。所述校准算法为常见算法，在此不一一赘述。以递增算法为例，根据预先完成配置的待测参数寄存器地址、参数取值范围及校准步长，读取待校准参数寄存器的当前值，然后在此值基础上增加一个校准步长值，将计算所得新值写回对应寄存器，产生标志信号通知其他模块进行后续动作。所述配置是指对参数对应的寄存器发起写操作。
26.具体地，在所述通过接口模块输入校准配置指令步骤前，将所述芯片与电源连通，以提供芯片在校准时所需要的电量，且对所述芯片进行初始化配置，使芯片为参数校准提供环境，便于参数校准的进行。初始化配置可以是各待校准模块停止运行，从各寄存器中读取待校准参数，为后续的参数校准作准备。
27.在一实施例中，所述量测结果包括所述模拟量落入预设范围值、所述模拟量未落入预设范围值。如附图2所示，所述响应于所述外部测试设备的量测结果，确定校准值，包括：若所述量测结果为所述模拟量落入所述预设范围值，将所述模拟量对应的待校准参数作为校准值。模拟量落入预设范围值说明该模拟量对应的待校准参数是无误的，待校准参数对应的功能模块在芯片运行时是可以正常运行的，且该功能模块的性能良好。待校准参数为无误，该待校准参数可存储在寄存器，便于芯片运行时，按照该校准值运行。
28.若所述量测结果为所述模拟量未落入所述预设范围值，则重复执行所述单步校准，直至所述模拟量落入范围值。所述模拟量未落入所述预设范围值说明该模拟量对应的待校准参数是有误的，该待校准参数对应的功能模块在芯片运行时可能出现问题，性能较差。这时，需要重新更新所述待校准参数，则重复执行所述单步校准，使待校准参数的模拟量落入所述预设范围值。
29.若遍历所有待校准参数后，该所述模拟量仍未落入所述预设范围值，则校准失败。校准失败后，将校准失败的信息发送给外部测试设备，或进行提示。
30.在一实施例中，所述执行单步校准，可以通过接口模块输入单步校准指令；然后，根据所述单步校准指令对所述待校准参数进行更新。具体地，所述根据所述单步校准指令对所述待校准参数进行更新，可以响应于所述单步校准，根据校准配置获取参数取值范围；接着，根据所述参数取值范围对所述待校准参数进行更新；若为首次校准时，更新值为所述待校准参数储存在寄存器中的初始值。
31.如附图3，示出了本技术一实施例中校准接口控制器的结构示意图，所述控制器包括：待校准参数遍历模块、内部总线接口模块、接口模块以及流程控制状态机；所述待校准参数遍历模块用于执行如下步骤的至少一个步骤：根据所述校准配置指令，对所述芯片的待测参数进行配置；根据所述校准使能指令，使芯片进入校准使能状态，并获取芯片待校准参数；对所述待校准参数执行单步校准及更新，获取单步校准后的待校准参数对应的模拟量；所述内部总线接口模块用于对寄存器及非易失性存储进行访问；所述接口模块包括接口模块，用于执行如下步骤的至少一个步骤：通过接口模块输入校准配置指令；通过所述接口模块输入校准使能指令；将所述模拟量传输给外部测试设备；所述流程控制状态机用于控制所述待校准参数遍历模块、所述内部总线接口模块、以及所述接口模块的协同工作，以执行如上述芯片参数校准方法任一所述的芯片参数校准方法。
32.具体地，待校准参数遍历模块对所述芯片的待校准参数进行遍历，可进行待测参数寄存器地址配置、参数取值范围配置、校准步长配置、校准算法配置，以及生成待校准参数。以递增算法为例，根据预先完成配置的待测参数寄存器地址、参数取值范围及校准步长，读取待校准参数寄存器的当前值，然后在此值基础上增加一个校准步长值，将计算所得新值写回对应寄存器，产生标志信号通知其他模块进行后续动作。所述待校准参数遍历模块设有配置寄存器以及校准参数生成模块，所述配置寄存器存储有待校准参数寄存器地址、参数取值范围、校准步长以及校准算法。校准参数生成模块用于遍历待校准寄存器，生成待校准参数。
33.具体地，所述内部总线接口模块负责芯片内部总线的访问操作，对参数寄存器及非易失性存储等系统内部资源的访问均通过此模块进行。所述内部总线接口模块在芯片系统中的具体实现可采用总线协议，例如ahb（高级高性能总线，advanced high performance bus）、axi（高级可扩展接口，advanced extensible interface）等，总线协议为本技术领域
的常规手段，此处不做详细描述。
34.具体地，接口模块控制接口模块io，所述接口模块为同步半双工接口，包含一个输入时钟io（test_clk）以及一个双向数据io（test_io）。输入时钟始终由外部测试设备驱动，用作通信接口动作时钟，芯片端和外部测试设备端均在时钟下降沿驱动信号，上升沿采样信号。接口模块时序定义如图4所示，接口模块进行指令交互的流程包括初始化阶段、指令输入阶段、第一空闲阶段、应答序列输出阶段、以及第二空闲阶段，重复下一指令输入阶段。
35.初始化阶段，芯片执行初始化操作，完成后接口模块被配置为可接收输入指令状态，外部测试设备驱动双向数据io。
36.指令输入阶段，即为指令序列输入阶段，此阶段，双向数据io为输入状态，外部测试设备在输入时钟io下降沿驱动双向数据io向芯片输入指令序列（指令序列格式由用户自行定义），输入完毕后外部测试设备停止驱动，释放双向数据io。双向数据io输入值将在输入时钟io上升沿锁存到内部，输入移位寄存器中。
37.第一空闲阶段，此阶段芯片内部对接收的指令进行处理，双向数据io处于无驱动状态。第一空闲阶段持续时间取决于指令的处理时间，对于任一指令，其时间消耗应是固定且可预知的。
38.应答序列输出阶段，此阶段双向数据io为输出状态。芯片驱动输入时钟io，由芯片在输入时钟io下降沿逐位驱动输出保存，输出移位寄存器中的应答序列，输出完毕后芯片停止驱动，释放双向数据io。应答序列格式由用户自行定义。并非所有指令都需要进行应答，因此此阶段可省略。
39.第二空闲阶段，此阶段外部测试设备对芯片的应答进行处理，双向数据io处于无驱动状态。空闲阶段持续到外部测试设备完成相关处理，时间消耗无需提前预知，无其他特别要求。如果应答序列输出阶段被省略，则相应的第二空闲阶段也可被省略。
40.初始化阶段、指令输入阶段、第一空闲阶段、应答序列输出阶段、以及第二空闲阶段依次排列为接口模块一个标准指令的交互流程，如果需要继续进行其他指令交互，则重新从指令输入阶段开始，执行至第二空闲阶段，如此循环往复即可。
41.如附图5，示出了接口模块的结构，接口模块与双向数据io、输入时钟io相连，其中双向数据io方向由“流程控制状态机”进行控制，输入移位寄存器的具体操作如上述指令输入阶段，输出移位寄存器的具体操作如上述应答序列输出阶段所述。
42.具体地，流程控制状态机用于控制整体测试校准流程的管理，以及协同待校准参数遍历模块、内部总线接口模块、接口模块的工作。流程控制状态机控制的流程如附图6所示，从芯片初始化状态开始，接口模块输入指令状态，若输入指令与预置指令不匹配，这返回接口模块输入指令状态；若输入指令为校准配置指令，则芯片进入校准配置状态；若输入指令为校准完成指令和校准使能有效指令，则进入校准完成指令输出状态；若输入指令为校准值编程指令或校准使能有效指令，则芯片进入校准值编程状态，如编程成功，芯片进入输出编程成功序列状态，如编程失败，芯片则进入输出编程失败序列状态；若输入指令为单步校准指令和校准使能有效指令，则芯片进入单步校准状态，输出模拟量或单步校准完成指令；若输入指令为校准使能指令，芯片进入校准使能状态。在芯片初始化完成后即进入“接口模块移位输入状态”，此状态下芯片逐位接收双向数据io输入的指令序列，根据接收
值判定芯片后续转移到何种状态。其他状态完成相关处理后均需返回“接口模块输入指令”的状态。
43.如附图7所示，本技术还提出一种芯片，包括如上述所述的校准接口控制器，校准接口控制器包括接口模块io与非易失性存储，接口模块io与控制用途数字通道相连，用于输入指令或输出指令，保存待校准参数的寄存器与模拟量输出io相连，用于与模拟量量测通道相连。该校准接口控制器的具体结构参照上述实施方式，由于本芯片采用了上述所有实施方式的全部技术方案，因此至少具有上述实施方式的技术方案所带来的所有有益效果，在此不再一一赘述。
44.本技术还提出一种测试设备，包括模拟量比对电路，测试设备用于与芯片连接，且可接收芯片输出的模拟量，判断所述模拟量与预设范围值的关系，并输出量测结果给芯片。
45.图8是本技术实施例提供的一种电子设备的结构示意图。在硬件层面，该电子设备包括处理器，进一步地还包括内部总线、网络接口、存储器。其中，存储器可能包含内存，例如高速随机存取存储器(random-access memory，ram)，也可能还包括非易失性存储器（non-volatile memory），例如至少1个磁盘存储器等。当然，该电子设备还可能包括其他业务所需要的硬件。
46.处理器、网络接口和存储器可以通过内部总线相互连接，该内部总线可以是isa(industry standard architecture，工业标准体系结构）总线、pci(peripheral component interconnect，外设部件互连标准)总线或eisa(extended industry standard architecture，扩展工业标准结构）总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
47.存储器，用于存放执行指令。具体地，执行指令即可被执行的计算机程序。存储器可以包括内存和非易失性存储器，并向处理器提供执行指令和数据。
48.在一种可能实现的方式中，处理器从非易失性存储器中读取对应的执行指令到内存中然后运行，也可从其它设备上获取相应的执行指令，以在逻辑层面上形成芯片参数校准方法。处理器执行存储器所存放的执行指令，以通过执行的执行指令实现本技术任一实施例中提供的芯片参数校准方法。
49.上述如本技术图1或图2所示实施例提供的芯片参数校准方法执行的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器，包括中央处理器（central processing unit，cpu）、网络处理器（network processor，np）等；还可以是数字信号处理器（digital signal processor，dsp）、专用集成电路（application specific integrated circuit，asic）、现场可编程门阵列（field－programmable gate array，fpga）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
50.结合本技术实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，
闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
51.本技术实施例还提出了一种可读介质，该可读存储介质存储有执行指令，存储的执行指令被电子设备的处理器执行时，能够使该电子设备执行本技术任一实施例中提供的芯片参数校准方法，并具体用于执行上述芯片参数校准方法。
52.前述各个实施例中所述的电子设备可以为计算机。
53.本领域内的技术人员应明白，本技术的实施例可提供为方法或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例，或软件和硬件相结合的形式。
54.本技术中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
55.还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
56.以上所述仅为本技术的实施例而已，并不用于限制本技术。对于本领域技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本技术的权利要求范围之内。