一种多通道高速ADC采集的高精度测量方法与流程

一种多通道高速adc采集的高精度测量方法
技术领域
1.本技术涉及电学技术领域，具体涉及软件无线电技术的中模拟或数字信号的采集应用技术，尤其涉及一种多通道高速adc采集的高精度测量方法。


背景技术：

2.在数字处理系统中，需要一种多通道高速adc电路来对数据进行采样，需要对adc采集后的数据进行数字下变频处理。然而，由于采样电路的通道增加，而adc通道由于pcblayout差异、时钟jiter等环境因素的影响，导致了同一片adc通道之间出现通道出现差异的情况，特别是在多片adc芯片同时工作时，会出现两种不同的通道差异：一种是同一片adc的两路采集电路之间的差异，另一种是不同片adc采集电路之间的差异。这种差异会增大后期信号处理的误差，降低整个系统的精度。因此采样通道一致性是一个非常重要的问题。
3.由于工程中设计中大多采用的的多路通道adc芯片，此在测试前，若每个adc芯片的转换速率、功耗、数据和控制接口、电源误差等没有多大差异，满足测试要求，那么各个通路之间的采样差异与几项关键的规格有关；其中比较重要且对后级数据处理有较大影响的指标是：通道幅度、通道直流偏移和pcb布局布线等一致性。


技术实现要素：

4.本技术提供一种多通道高速adc采集的高精度测量方法，实现对多通道adc测试中的通道幅度、通道直流偏移和布局布线的一致性测量。
5.为了实现上述目的，本发明采用以下技术：一种多通道高速adc采集的高精度测量方法，包括步骤：s100、基于基带采样和带通采样的测量环境以及1ghz的采样频率，采用1khz~800mhz的采样信号进行测试；s200、准备待测的n路adc采样电路，分别在n/2片adc芯片上，n为正偶数；s300、将输入的采样信号通过功分器分为两路信号，其中，在对n路adc采样电路的同一片adc芯片的两个通道进行测量时，将两路信号分别接入该adc芯片的两个通道输入端；在对不同片的adc芯片的两路进行测试时，将两路信号分别接入两个adc芯片的其中一个通道输入端；s400、开始测试采样，利用vivado软件抓取多帧样本数据，并根据抓取的数据进行通道幅度计算、通道直流偏移计算、通道延迟计算；其中，通道幅度计算采用fft分析法，将信号从时域转换到频域，从频域提取幅度信息，设两路信号从频域获得的幅度值分别为a1和a2，幅度一致性通过如下公式计算：δa=20log(a2/a1)；通道直流偏移计算中是对两路信号的数据进行归一化后，分别求均值处理，得到v1和v2，直流偏移一致性通过如下公式计算：δdc=v2-v1；
通道延迟计算采用fft法或相关法，其中：在fft法中，先利用时域延迟和频域相位的对应关系，即：x(t-τ)
←→
x(j2πf)exp(-2πfτ)，把被采信号转到频域分析，其中，x()是时域信号，x()是频域信号，而后根据被采信号的频谱，找出频谱中能够读取最大值点的相位，如果读取的是正频谱相位φ+，则可以得到延迟量为：τ=φ/-wf，其中，w=2π；在相关法中，根据如下公式计算：x1(t)和x2(t)分别是两路信号关于时移t的周期性函数。
6.本发明有益效果在于：1、通过测试结果可知，实现了在多通道adc采样中，通道幅度、通道直流偏移和布局布线等一致性对延迟的影响都达到了很高的精度；2、本测量方法适用于多种特征信号的分析，包括正弦波、三角波、方波等。
具体实施方式
7.为使本发明实施例的目的、技术方案和优点更加清楚，下面对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。
8.本技术实施例提供一种多通道高速adc采集的高精度测量方法，包括如下步骤：s100、考虑到本次测量的背景为基带采样和带通采样，而测试中的采样频率为1ghz，故本技术实施例所取的被采样信号的频率范围从1khz到800 mhz，以此来充分测试在不同边界条件下各路adc采样电路的一致性。
9.s200、测试中，共准备有8路adc采样电路，分别在4片型号为ad9680芯片上，ad96804通道为1gsps；为了更为准确的测量，本技术实施例测量了8路采样电路中同一片adc芯片的两个通道和不同片adc的两路中的4组数据以进行比较分析，并比较其差异。
10.s300、将输入的采样信号通过功分器分为两路信号，其中，在对n路adc采样电路的同一片adc芯片的两个通道进行测量时，将两路信号分别接入该adc芯片的两个通道输入端；在对不同片的adc芯片的两路进行测试时，将两路信号分别接入两个adc芯片的其中一个通道输入端；从而在后期处理中就可以消除导线对一致性测试的影响。
11.s400、开始测试采样，利用vivado软件抓取一段数据/多帧数据，并根据抓取的数据利用matlab进行通道幅度计算、通道直流偏移计算、通道延迟计算。
12.（1）通道幅度计算：通道幅度是adc芯片的一项非常重要的指标，幅度误差会导致降低sfdr。如果在多片或多个adc通道采样电路中，各个通道的幅度误差有比较大的差别时，对后端处理将会造成非常大的影响。
13.当采样率较低和存在噪声的影响时，无法从时域提取比较高精度的正弦信号的幅度。因为通过采样后的信号是离散的，无法确保能够采到输入信号的最大值，因此无法从时域提取准确的幅度信息。根据帕斯瓦尔定理，信号的时域能量和频域能量是相同的，因此本技术实施例采用fft分析方法，将信号转换到频域，从频域提取幅度信息，可设两路信号从频域获得的幅度值分别为a1和a2，则幅度一致性为：
△
a=20log（a2/a1）。
14.因为fft结果是离散化的频谱，所以为了能到精确的幅度信息，需要确保频谱采样的正确性，即需要避免频谱泄漏，这要求信号的分析长度为整周期；同时而且两个通道的分析长度要一样，以保证fft的增益相同。具体的，整周期是指一个时钟周期，比如中频信号为10m，采样时钟为500m，则一个时钟周期采样点数为50个，若一帧数据，除去帧头和帧尾等，包含1024个byte，1个byte为8bit，1bit就是一个点。
15.（2）通道直流偏移计算：测试从adc的直流特性入手，因为adc的交流参数测试存在多种非标准方法，基于直流特性更容易对两片adc集成芯片进行比较。直流特性通常比交流特性更能反映器件问题。故对一致性考量的第一项就是直流偏移的一致性。
16.本技术实施例对直流偏移一致性的考量是对采样得到的双通道数据进行归一化处理后分别对两个通道的信号求均值，分别得到v1和v2，即可得到直流偏移一致性：
△
dc=v2
‑ꢀ
v1。
17.（3）布局布线影响（通道延迟计算）：对于adc采样电路而言，delay的一致性会影响相关处理结果，尤其在欠采样技术的时候，电路所产生的延迟更容易对后级造成影响。因此本技术实施例对多路adc采样通道延迟的一致性做了重点考量和测试，对分析通道延迟采用了两种方法，即fft法和相关法。这两种方法本质上是一样的，只是相关分析法为了提高分析精度，需要完成的时移和相关运算较多，速度较慢。
18.其中，fft法有分析速度快的特点，因为采样后的信号经过fft后，可以很直观的看出被采信号的频域特性。相比于相关法，fft法更快速，更直观。
19.在fft法中，本技术实施例先利用时域延迟和频域相位的对应关系，即：x(t-τ)
←→
x(j2πf)exp(-2πfτ)，把被采信号转到频域分析；而后根据被采信号的频谱，找出频谱中能够读取最大值点的相位；如果读取的是正频谱相位φ+，则可以得到延迟量为：τ=φ/-wf，其中，w=2π。
20.其中，相关法中，两个信号相关是两个信号之间时移t的函数。对于自相关处理，当t=0时，两者基本重合，相关值最大，随着t的增大，相关值减小。在信号处理中经常用相关函数来度量两个信号的相似程度。进行相关处理的两个信号为同一个信号时是自相关。自相关是一个信号与其延迟后信号之间相似性的度量，延迟时间为零时，则自相关结果就是信号的均方值，此时自相关的值是最大的。而且白噪声的自相关结果为零，所以相关法可以很好的去除噪声对测试结果的影响。
21.由于本技术实施例测试的被采信号是由功分器分出来的两路信号，在理想的状态下这两路信号本质上是同一路，由此可得如果不存在两路的延迟不一致，则这两路通道的信号进行相关操作得到的值应该是最大的。但是由于误差的存在，两路信号必然会有延迟的不一致，可根据此公式计算：x1(t)和x2(t)分别是两路信号关于时移t的周期性函数。
22.本技术实施例的一致性测试结果如下：
根据测试结果可知，无论是对于同一个adc芯片的两个通道测试，还是对不同adc芯片的测试，测试后计算分析获得的幅度结果、偏移结果、延迟结果，均在非常小的范围以内，基本实现了两个通道或两个芯片的一致性测量。
23.通过本技术实施例方法对大量的数据进行采集与分析，完成了对多通道adc的测试。在考虑到低通采样和带通采样的情况下，实现分别对通道幅度、通道直流偏移和布局布线等一致性测量。其中，延迟一致性使用了两种方法，测试结果均在上述表格所列区间内，得出这两种方法本质上是一样的结论，只是相关分析法为了提高分析精度，需要完成的时移和相关运算较多，速度较慢。
24.以上所述仅为本技术的优选实施例，并不用于限制本技术，显然，本领域的技术人员可以对本技术进行各种改动和变型而不脱离本技术的精神和范围。