时钟振荡器的逻辑信号检测电路、MCU芯片及BMS芯片的制作方法

时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片
技术领域
1.本实用新型涉及电子电路技术领域，尤其涉及一种时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片。


背景技术：

2.在电子电路的设计过程中，常常需要时钟信号为逻辑电路提供参考。在电子工业中，常常使用晶体振荡器提供固定的预定频率的时钟信号。对于一些应用，一些现有的晶体振荡器可以在相对较低的电压或较低的电流水平下工作。但是这些低电压、低电流的振荡器在启动后通常需要花费相当长的时间才能稳定。长时间的启动及稳定时间就对电子电路正常的系统操作产生不利影响。在某些情况虚啊，振荡器电路甚至无法以所需的频率正确振荡，因此，需要一种能检测振荡器电路的输出是否正确振荡的电路。


技术实现要素：

3.本实用新型实施例提供时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片，可以检测时钟振荡器的输出信号是否正确振荡，保证电子电路正常的系统操作。
4.一方面，本技术提供一种时钟振荡器的逻辑信号检测电路，包括：
5.电容；
6.用于将所述电容充电至第一电压级别的第一电路；
7.用于将所述电容充电至第二电压级别的第二电路；
8.根据所述时钟振荡器的逻辑信号选择所述第一电路或所述第二电路工作的开关电路；以及
9.基于所述电容的电压输出检测信号的输出电路。
10.结合第一方面，在一种可行的实现方式中，所述第一电路包括接地的放电电路，所述放电电路连接所述电容；
11.所述第二电路包括电流源，所述电流源连接电容。
12.结合第一方面，在一种可行的实现方式中，还包括用于控制所述电流源的控制电路；
13.所述控制电路中包括有电流参考支路，所述电流参考支路与所述电流源形成电流镜，且所述电流源的驱动强度小于所述放电电路的驱动强度。
14.结合第一方面，在一种可行的实现方式中，所述控制电路还连接有启动信号输入，在所述启动信号输入为有效状态时，所述控制电路控制所述电流镜给所述电容充电。
15.结合第一方面，在一种可行的实现方式中，还包括用于控制所述电容放电的复位电路；
16.所述复位电路连接开关管的控制端，所述开关管的一端连接所述电容，一端接地；
17.所述复位电路连接有复位信号输入，在复位信号有效时，所述复位电路控制所述开关管导通使所述电容放电。
18.结合第一方面，在一种可行的实现方式中，所述复位电路中还包括有定时电路，在所述定时电路的定时时间内，所述复位电路输出有效信号，控制所述开关管导通使所述电容放电；
19.所述定时电路包括相互串联的至少两个触发器。
20.第二方面，本技术提供一种mcu芯片，包括时钟电路、逻辑电路、分频器以及逻辑信号检测电路；
21.所述时钟电路的输出分别连接所述逻辑电路和所述分频器；
22.所述分频器连接所述逻辑信号检测电路，所述逻辑信号检测电路为上述第一方面所述的时钟振荡器的逻辑信号检测电路。
23.结合第二方面，在一种可行的实现方式中，所述逻辑信号检测电路还连接有使能信号输入。
24.第三方面，本技术提供一种bms芯片，包括mcu芯片、片外时钟源、片外分频器以及逻辑信号检测电路；
25.所述片外时钟源连接所述片外分频器；所述片外分频器的输出连接所述mcu芯片的时钟输入引脚；
26.所述片外分频器的输出还连接所述逻辑信号检测电路，所述逻辑信号检测电路为上述第一方面所述的时钟振荡器的逻辑信号检测电路。
27.结合第三方面，在一种可行的实现方式中，所述逻辑信号检测电路还连接有使能信号输入。
28.本技术提供时钟振荡器的逻辑信号检测电路，包括一电容，将电容充电至第一电压级别的第一电路，将电容充电至第二电压级别的第二电路，根据时钟振荡器输出的逻辑信号选择第一电路或第二电路工作的开关电路，以及根据电容电压输出对应的检测信号的输出电路，从而可以根据时钟振荡器输出的逻辑信号的高低电平，选择第一电路或第二电路的其中之一进行工作，将电容充电至不同的电压，并在电容处于不同电压时输出不同电平的检测信号，从而可以对时钟振荡器输出的信号是否正确进行检测，保证电子电路正常的系统操作。
附图说明
29.为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
30.图1是本技术实施例中的一种时钟振荡器的逻辑信号检测电路的结构示意图；
31.图2a是本技术一个实施例中第二电路与电容相连接的结构示意图；
32.图2b是本技术一个实施例提供的时钟振荡器的逻辑信号检测电路的结构示意图；
33.图3a是本技术实施例提供的时钟振荡器的逻辑信号检测电路的结构示意图；
34.图3b是本技术实施例中复位电路的结构示意图；
35.图4是本技术实施例中的一种mcu芯片的结构示意图；
36.图5是本技术实施例提供的bms芯片的结构示意图。
具体实施方式
37.为了更好的理解本实用新型的技术方案，下面结合附图对本实用新型实施例进行详细描述。
38.应当明确，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
39.在本实用新型实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本实用新型。在本实用新型实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。
40.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
41.参见图1，在本技术的一个实施例种提供了一种时钟振荡器的逻辑信号检测电路，可以对时钟振荡器输出的逻辑信号是否正确振荡作出检测。
42.本技术实施例中的时钟振荡器的逻辑信号检测电路，包括：电容100；用于将电容100充电至第一电压级别的第一电路101；用于将电容100充电至第二电压级别的第二电路102；根据时钟振荡器的逻辑信号选择第一电路101或第二电路102工作的开关电路103；以及基于电容100的电压输出检测信号的输出电路104。
43.本技术提供时钟振荡器的逻辑信号检测电路，包括电容，将电容充电至第一电压级别的第一电路，将电容充电至第二电压级别的第二电路，根据时钟振荡器输出的逻辑信号选择第一电路或第二电路工作的开关电路，以及根据电容电压输出对应的检测信号的输出电路，从而可以根据时钟振荡器输出的逻辑信号的高低电平，选择第一电路或第二电路的其中之一进行工作，将电容充电至不同的电压，并在电容处于不同电压时输出不同电平的检测信号，从而可以对时钟振荡器输出的信号是否正确进行检测，保证电子电路正常的系统操作。
44.下面在本技术的一个或多个更为详细的实施例中说明上述时钟振荡器的逻辑信号检测电路的结构及其优点。
45.在本技术的一个实施例中，开关电路103分别连接第一电路101和第二电路102。所述开关电路103可以是两路互斥开关，即在同一时间，开关电路103只能选择第一电路101和第二电路102的其中之一进行工作，另一电路则处于失效状态。由于，一般的，时钟振荡器输出的时钟振荡信号只有高低两个电平，利用第一电路101或第二电路102进行工作，将电容100充电至不同的电压状态，就足够可以相应指示振荡信号的高低电平信号。
46.在本技术的一个实施例中，开关电路103接收逻辑高或低信号输入，从而对第一电路101或第二电路102进行选择。开关电路103接收的高或低信号可以是时钟振荡器的逻辑信号输出，还可以将时钟振荡器的逻辑信号连接分频器进行分频，将时钟振荡器的逻辑信号输出进行预定比例的分频，再输出至开关电路103。在一个示例中，开关电路103可以在高电平的信号输入时，选择第一电路101进行工作，而在低电平的信号输入时，选择第二电路102进行工作。当然，开关电路103也可以在低电平输入，选择第一电路101工作，而在高电平输入时，选择第二电路102工作。
47.在本技术的一个实施例中，第一电路101可以是接地(vss)的放电电路，该放电电路可以连接电容。当开关电路103接收时钟振荡器的高逻辑信号(或经分频器的分频频率)输入时，选择第一电路101进行工作，对电容100进行放电，从而使电容100两端的电压为0。
48.在本技术的一个实施例中，第二电路102可以将电容100充电至非零电压。第二电路102可以包括电流源。如图2a所示，所述的电流源包括电源vcc和两只晶体管。开关电路103接收时钟振荡器的低电平逻辑信号(或分频频率)输入时，第二电路102进行工作，第二电路102将电容100充电至电压vcc，vcc例如可以时+3.3v、+5v等非零电压。
49.在本技术的一个实施例中，还包括控制电流源的控制电路。结合图2a和图2b，提供了一种控制电路1的示例。控制电路1连接电流源中的晶体管的控制端(栅极)，可以控制晶体管的导通或关闭，从而可以对控制电流源对电容100进行充电，或停止电流源对电容100进行充电。图2b中，控制电路1中包括有电流参考支路10，电流参考支路10与所述电流源形成电流镜。控制电路1连接有启动信号输入start，在启动该信号输入start为有效信号时(例如可以是低电平信号)，反相器12使晶体管13导通，且电路节点14的电位被拉低，电流参考支路10导通，第二电路102中的电流源中的电流与电流参考支路10的电流成比例。电流参考支路10中的晶体管以弱反相工作，使得参考电流支路10中的电流以较小的水平流动，电流源的驱动强度小于第一电路101的驱动强度。
50.参阅图3a，在本技术的一个实施例中，所述的时钟振荡器的逻辑信号检测电路还包括复位电路15和开关管106。复位电路15连接开关管106的控制端，所述开关管106的一端连接电容100，一端接地。复位电路15用于控制电容100放电。
51.具体的，如图3b，复位电路15连接有复位信号输入reset，在复位信号reset有效时，复位电路15控制开关管106导通，从而使电容100放电。
52.复位电路15中还包括有定时电路16，在定时电路16的定时时间内，复位电路15输出有效信号，控制开关管106导通使电容100放电。在本技术的一个实施例中，定时电路16可以包括相互串联的至少两个触发器。
53.在本技术的实施例中，输出电路104可以包括逻辑门电路，例如反相器，从而可以输出与电容100的电压相对应的逻辑信号。
54.本技术上述实施例中的时钟振荡器的逻辑信号检测电路可以应用在mcu芯片中。
55.如图4中，在本技术的一个实施例中，提供了一种mcu芯片400。
56.所述的mcu芯片400包括时钟电路401、逻辑电路402、分频器403以及逻辑信号检测电路404。
57.其中，时钟电路401的输出分别连接逻辑电路402和分频器403；时钟电路401为逻辑电路402提供时钟信号osc。时钟电路401可以但不限于包括石英振荡器等等。逻辑电路402可以在时钟电路401提供的时钟信号下进行工作，从而实现任意的逻辑功能。时钟电路401的连接分频器403的输入，经分频输出的分频频率信号输入逻辑信号检测电路404进行检测，从而可以检测出时钟电路401的时钟信号是否正确振荡。
58.逻辑信号检测电路404可以是前述实施例中的逻辑信号检测电路，在此就不再详细赘述。逻辑信号检测电路连接有复位信号输入，在复位信号为有效信号时，逻辑信号电路404进行复位。逻辑信号检测电路404连接有使能信号输入，在使能信号输入为有效电平时，逻辑信号检测电路404才可以进行工作。
59.参阅图5，在电池管理芯片中，也可以应用上述逻辑信号检测电路。
60.在本技术的一个实施例中，提供了一种bms芯片500，包括mcu芯片501、片外时钟源502、片外分频器503以及逻辑信号检测电路504。
61.所述片外时钟源502连接所述片外分频器503，经分频输出后，为mcu芯片501提供片外时钟，mcu芯片设置于bms芯片500内，所述片外时钟源502是指设置于所述mcu芯片501之外的时钟源，所述片外分频器503是指设置于所述mcu芯片501之外的分频器。
62.所述片外分频器503的输出还连接所述逻辑信号检测电路504，以便逻辑信号检测电路504对片外时钟源502的时钟信号的振荡是否正确作出检测，根据时钟信号的振荡检测得到的输出信号还可以输入到mcu芯片501的中断控制模块，当时钟信号的振荡异常时，控制mcu芯片501中断。逻辑信号检测电路504的结构及其原理，可以参阅前述实施例中，此处不再重复描述。
63.逻辑信号检测电路504连接有复位信号输入，在复位信号为有效信号时，逻辑信号电路504进行复位。逻辑信号检测电路504连接有使能信号输入，在使能信号输入为有效电平时，逻辑信号检测电路504才可以进行工作。
64.本实施例中的bms芯片，可以由逻辑信号检测电路对时钟信号是否正确振荡作出检测，从而保证系统的正常操作。
65.以上上述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。