一种样品芯片的电流测试系统的制作方法

1.本实用新型实施例涉及芯片测试领域，特别是涉及一种样品芯片的电流测试系统。


背景技术：

2.在芯片封装完成前后，需要对芯片的相关电性特性功能进行测试。但是方案商对pcba进行烧录，或者对芯片进行烧录时，通常不会在烧录阶段对芯片的功耗(电流)进行测试，这会使得部分比例的功耗超标的芯片流入下一生产环节，在成品测试才发现问题，最终增加返工成本。因此，在烧录阶段，增加芯片的功耗筛选测试是很有必要的。


技术实现要素：

3.为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种样品芯片的电流测试系统，包括：主控制终端、与所述主控制终端通信连接的级联单元以及与所述级联单元通信连接的若干个测试单元；所述主控制终端用于下发采样指令和对采样电流进行数据处理；所述级联单元包括若干个子控制器；若干个所述子控制器级联连接以扩展测试通道的数量；每个所述测试单元具有多条相互独立的测试通道，用于获取位于所述测试通道的样品芯片的采样电流；其中，所述主控制终端下发的采样指令经由所述级联单元传递至对应的测试单元；所述采样电流经由所述级联单元传递至所述主控制终端进行数据处理。
4.在一些实施例中，所述级联单元包括：第一子控制器、第二子控制器以及第三子控制器；其中，第一子控制器级联四个第二子控制器；每个第二子控制器级联两个第三子控制器；所述第一子控制器与所述主控制终端通信连接，每个所述第三子控制器与一个所述测试单元通信连接。
5.在一些实施例中，每个所述测试单元包括：一个采样电路以及多个相互独立的供电电路；所述采样电路用于获取所述样品芯片的采样电流。
6.在一些实施例中，所述供电电路包括：第一开关管、稳压芯片、第一电阻、第二电阻、第三电阻、第一电容和第二电容，其中，所述稳压芯片的第一端分别连接至输入电源的输出端和所述第一电容的一端，所述第一电容的第二端接地；所述稳压芯片的第二端接地；所述稳压芯片的第五端为输出端，分别连接至所述第一电阻的第一端和所述第二电容的第一端，所述第二电容的第二端接地，所述第一电阻的第二端分别连接至所述第二电阻的第一端和所述第三电阻的第一端，所述第二电阻的第二端连接至所述第一开关管的漏极，所述第三电阻的第二端接地；所述稳压芯片的第四端连接至所述第一电阻和所述第二电阻所连接形成的第一连接节点；所述第一开关管的源极接地；所述第一开关管的栅极用于接收供电控制信号。
7.在一些实施例中，在所述第一开关管导通时所述稳压芯片的第五端输出第一电压；在所述第一开关管截止时，所述稳压芯片的第五端输出第二电压。
8.在一些实施例中，所述采样电路为基于采样电阻的电流采样电路；其中，所述采样
电阻的阻值可变。
9.在一些实施例中，所述采样电路包括：采样芯片、第二开关管、第三开关管、第四电阻、第五电阻和第六电阻，其中，所述第二开关管的源极分别连接至所述第四电阻的第一端和供电电路的输出端，所述第二开关管的栅极分别连接至所述四电阻的第二端和所述第三开关管的集电极；所述第三开关管的发射极接地；所述第二开关管的漏极连接至所述第五电阻的第一端，所述第五电阻的第二端分别连接至所述第六电阻的第一端和所述采样芯片；所述第六电阻的第二端分别连接至所述供电电路的输出端和所述采样芯片。
10.在一些实施例中，当所述稳压芯片的第五端输出第二电压时，采样电路还包括：第四开关管和第七电阻，其中，所述第七电阻的第一端连接至所述第六电阻的第一端，所述第七电阻的第二端连接至所述第四开关管的漏极，所述第四开关管的源极接地。
11.在一些实施例中，在所述供电电路的输出电流小于1ma时，使所述第三开关管的基极为低电平，使所述第二开关管截止，采样电阻为所述第六电阻的阻值；当所述供电电路的输出电流不小于1ma时，使所述第三开关管的基极为高电平，使所述第二开关管导通，采样电阻为所述第六电阻和所述第七电阻的并联阻值。
12.在一些实施例中，当所述第四开关管的栅极为高电平时，所述第四开关管导通，则所述第七电阻为样品芯片的负载，此时采样电流为所述样品芯片的充电电流；当所述第四开关管的栅极为低电平时，所述第四开关管截止，则所述样品芯片没有负载。
13.本实用新型实施例的有益效果是：区别于现有技术的情况，本实用新型实施例能够在烧录阶段批量测试样品芯片的功耗，避免了电流超标的不良样品芯片进入下一生产阶段，降低了返工成本。
附图说明
14.图1是本实用新型实施方式提供的一种样品芯片的电流测试电路的结构流程图；
15.图2是本实用新型实施方式提供的一种样品芯片的电流测试系统的结构示意图；
16.图3是本实用新型实施方式提供的一种测试单元的结构示意图；
17.图4是本实用新型实施方式提供的一种供电电路的硬件结构图；
18.图5是本实用新型实施方式提供的一种采样电路的硬件结构图；
19.图6是本实用新型实施方式提供的供电电压为5v时的采样电路的硬件结构图；
20.图7是本实用新型实施方式提供的供电电压为4.2v时的采样电路的硬件结构图。
具体实施方式
21.为了便于理解本实用新型，下面结合附图和具体实施例，对本实用新型进行更详细的说明。需要说明的是，当元件被表述“固定于”另一个元件，它可以直接在另一个元件上、或者其间可以存在一个或多个居中的元件。当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
22.除非另有定义，本说明书所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本说明书中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本实用新型。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
23.请参阅图1，图1为本实用新型实施方式提供的一种样品芯片的电流测试电路的结构流程图，该电路包括：第一子控制器210、第二子控制器220、第三子控制器230和测试单元300。其中，第一子控制器210 通过串口通信的方式分别连接至4个第二子控制器220，每个第二子控制器220通过串口通信的方式分别连接至两个第三子控制器230，每个第三子控制器230通过i2c通讯的方式连接至测试单元300。
24.i2c bus(inter-integrated circuit bus)一种简单、双向二线制同步串行总线，常用于微控制器与外设之间的连接。i2c仅需两根线就可以支持一主多从或者多主连接，i2c使用两个双向开漏线，分别为sda (串行数据线)和scl(串行时钟线)，配合上拉电阻进行连接。sda(串行数据线)和scl(串行时钟线)都是双向i/o线，接口电路为开漏输出。需通过上拉电阻接电源vcc。当总线空闲时，两根线都是高电平，连接总线的外同器件都是cmos器件，输出级也是开漏电路。在总线上消耗的电流很小，因此，总线上扩展的器件数量主要由电容负载来决定，因为每个器件的总线接口都有一定的等效电容。而线路中电容会影响总线传输速度。当电容过大时，有可能造成传输错误。所以，其负载能力为400pf，因此可以估算出总线允许长度和所接器件数量。
25.具体地，第一子控制器210用于接收外来的采样信号，并将采样信号传输至各个第二子控制器220，由各个第二子控制器220将该采样信号传输至各个第三子控制器230。各个第三子控制器230接收到该采样信号后，通过i2c协议控制各个测试单元330对样品芯片进行电流采样，并将采样电流传输至与其连接的第二子控制器220。第二子控制器220 接收到该采样电流后将其传输至与其连接的第一子控制器210。最后由第一子控制器210传输至外界进行数据处理，从而分析出样品芯片的功耗(电流)是否超标。
26.在一些实施例中，第一子控制器210为ab5301芯片；
27.在一些实施例中，第二子控制器220为ab5301芯片；
28.在一些实施例中，第三子控制器230为ab5312芯片。
29.请参阅图2，图2为本实用新型实施方式提供的一种样品芯片的电流测试系统的结构流程图，该系统包括主控制终端100、第一子控制器 210、第二子控制器220、第三子控制器230和测试单元300。其中，主控制终端100通过串口通信的方式连接至第一子控制器210，第一子控制器210通过串口通信的方式分别连接至4个第二子控制器220，每个第二子控制器220通过串口通信的方式分别连接至两个第三子控制器 230，每个第三子控制器230通过i2c通讯的方式连接至测试单元300。
30.在一些实施例中，主控制终端100为计算机。
31.具体地，主控制终端100通过上位机软件下发采样指令至第一子控制器210，第一子控制器210接收采样指令，并将该采样信号传输至各个第二子控制器220，由各个第二子控制器220将该采样信号传输至各个第三子控制器230。各个第三子控制器230接收到该采样信号后，通过i2c协议控制各个测试单元330对样品芯片进行电流采样，并将采样电流传输至与其连接的第二子控制器220。第二子控制器220接收到该采样电流后将其传输至与其连接的第一子控制器210。最后由第一子控制器210传输至主控制终端100进行数据处理，从而分析出样品芯片的功耗(电流)是否超标。
32.需要说明的是，还可以通过主控制终端100连接两个样品芯片的电流测试电路或
三个样品芯片的电流测试电路以构成一种样品芯片的电流测试系统。其中，主控制终端100分别连接至各个电流测试电路的第一子控制器210。
33.区别于现有技术，本发明实施方式能够在烧录阶段批量测试样品芯片的功耗，避免了电流超标的不良样品芯片进入下一生产阶段，降低了返工成本。
34.请参阅图3，图3为本实用新型实施方式提供的一种测试单元300 的结构示意图，该测试单元包括：采样芯片310、三个相互独立的采样电路320和三个相互独立的供电电路330，其中采样芯片310分别连接至三个采样电路320，各个采样电路320各自连接一个供电电路330。
35.具体地，供电电路330提供待采样电流，供电电路330连接至采样电路320。采样芯片310连接至采样电路320，采样芯片310在采样指令的控制下，控制采样电路320获取采样电流。
36.在一些实施例中，采样芯片310为ina3221芯片。
37.请参阅图4，图4为本实用新型实施方式提供的一种供电电路的硬件结构图，该供电电路330包括：第一开关管q1、稳压芯片u1、第一电阻r1、第二电阻r2、第三电阻r3、第一电容c1和第二电容c2，其中，
38.稳压芯片u1的第一端分别连接至输入电源的输出端和第一电容c1 的一端，所述第一电容c1的第二端接地；稳压芯片u1的第二端接地；
39.在一些实施例中，输入电源的的输出端输出5.5v电压。
40.稳压芯片u1的第五端为输出端，分别连接至第一电阻r1的第一端和第二电容c2的第一端，第二电容c2的第二端接地，第一电阻r1的第二端分别连接至第二电阻r2的第一端和第三电阻r3的第一端，第二电阻r2的第二端连接至第一开关管q1的漏极，第三电阻r3的第二端接地；
41.稳压芯片u1的第四端连接至第一电阻r1和第二电阻r2所连接形成的第一连接节点；第一开关管q1的源极接地；第一开关管q1的栅极用于接收供电控制信号。
42.稳压芯片u1的第三端默认接下拉电阻。
43.在一些实施例中，下拉电阻的阻值为10k欧姆。
44.在一些实施例中，稳压芯片u1的型号为ap2127k-adj。
45.在一些实施例中，第一电阻r1和第二电阻r2的阻值均为10k欧姆，第三电阻r3的阻值为2.32k欧姆，第一电容c1和第二电容c2的容值均为1uf。
46.在一些实施例中，通过供电控制信号控制第一开关管q1的栅极电平高低，进而控制第一开关管q1的导通或截止。当第一开关管q1的栅极为高电平时，第一开关管q1导通，稳压芯片u11的第五端输出第一电压，第一电压为5v；当第一开关管q1的栅极为低电平时，第一开关管q1截止，稳压芯片u1的第五端输出第二电压，第二电压为4.2v。
47.请参阅图5，图5为本实用新型实施方式提供的一种采样电路的硬件结构图，该采样电路320包括：第二开关管q2、第三开关管q3、第四电阻r4、第五电阻r5和第六电阻r6，其中，
48.第二开关管q2的源极分别连接至第四电阻r4的第一端和供电电路 330的输出端，第二开关管q2的栅极分别连接至四电阻r4的第二端和第三开关管q3的集电极；所述第三开关管q3的发射极接地；
49.在一些实施例中，第三开关管q3的基极默认内部配置阻值为10k 欧姆的下拉电阻；
50.第二开关管q2的漏极连接至第五电阻r5的第一端，第五电阻r5 的第二端分别连接至第六电阻r6的第一端和样品芯片；
51.第六电阻r6的第二端分别连接至供电电路330的输出端和采样芯片310。
52.在一些实施例中，在供电电路330的输出电流小于1ma时，使第三开关管q3的基极为低电平，使第二开关管q2截止，采样电阻为第六电阻r6的阻值；
53.当供电电路330的输出电流不小于1ma时，使第三开关管的基极为高电平，使第二开关管导通，采样电阻为第六电阻和第七电阻的并联阻值。通过控制第三开关管q3的基极电平高低，改变采样电阻的阻值，从而测试样品芯片的工作电流、待机电流和关机电流。
54.请参阅图6，图6为本实用新型实施方式提供的供电电压为5v时的采样电路的硬件结构图，该采样电路320包括：第二开关管q2、第三开关管q3和第四电阻r4，其中，第二开关管q2的源极分别连接至第四电阻r4的第一端和供电电路330的输出端，第二开关管q2的栅极分别连接至第四电阻r4的第二端和第三开关管q3的集电极，第二开关管q2 的漏极连接至样品芯片；所述第三开关管q3的发射极接地；
55.需要说明的是，当供电电路的稳压芯片u1输出第二电压，即4.2v 时，采样电路采用图6所示电路。
56.在一些实施例中，第三开关管q3的基极默认内部配置阻值为10k 欧姆的下拉电阻；
57.请参阅图7，图7为本实用新型实施方式提供的供电电压为4.2v时的采样电路的硬件结构图，该采样电路320包括：第二开关管q2、第三开关管q3、第四开关管q4、第四电阻r4和第七电阻r7，其中，第二开关管q2的源极分别连接至第四电阻r4的第一端和供电电路330的输出端，第二开关管q2的栅极分别连接至第四电阻r4的第二端和第三开关管q3的集电极；所述第三开关管q3的发射极接地；
58.需要说明的是，当供电电路的稳压芯片u1输出第一电压，即5v时，采样电路采用图7所示电路。
59.在一些实施例中，第三开关管q3的基极默认内部配置阻值为10k 欧姆的下拉电阻；
60.第二开关管q2的漏极连接至第七电阻r7的第一端和样品芯片，第七电阻r7的第二端连接至第四开关管q4的漏极，第四开关管q4的源极接地。
61.在一些实施例中，第四开关管q4的栅极默认内部配置阻值为10k 欧姆的下拉电阻。
62.在一些实施例中，当第四开关管q4的栅极为高电平时，第四开关管q4导通，则第七电阻r7为样品芯片的负载，此时采样电流为样品芯片的充电电流；当第四开关管q4的栅极为低电平时，第四开关管q4截止，则样品芯片没有负载。通过控制第四开关管q4的栅极的高低电平，可以测试样品芯片接入负载时，其充电电流的大小。
63.需要说明的是，本实用新型的说明书及其附图中给出了本实用新型的较佳的实施例，但是，本实用新型可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例，这些实施例不作为对本实用新型内容的额外限制，提供这些实施例的目的是使对本实
用新型的公开内容的理解更加透彻全面。并且，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本实用新型说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。