一种半导体器件自加热效应的测试装置

1.本实用新型涉及半导体器件测试技术领域，尤其涉及一种半导体器件自加热效应的测试装置。


背景技术：

2.在高速应用的工作条件下，施加特定的动态信号，器件在运行过程中将可能经历自加热和不完全冷却造成热量累积，需要测量完整余热累加过程以提供工作负荷的指导。自加热问题是限制器件和电路性能的关键因素之一。
3.自加热效应的余热累加将导致沟道中的工作温度升高，驱动电流下降，器件固有的自加热特性严重影响了器件的性能和稳定性。因此测量特定工作负荷下器件的自加热效应余热累加完整过程半导体器件电学特性的影响是非常重要的。
4.基于此，如何来对特定工作负荷下器件的自加热效应余热累加完整过程半导体器件电学特性的影响进行测试，进而有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导是目前亟需解决的问题。


技术实现要素：

5.针对现有技术存在的问题，本实用新型实施例提供了一种半导体器件自加热效应的测试装置，用于解决现有技术中无法对特定工作负荷下器件的自加热效应余热累加完整过程半导体器件电学特性的影响进行测试，进而无法有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导的技术问题。
6.本实用新型提供一种半导体器件自加热效应的测试装置，所述装置包括：
7.任意波形发生器；
8.待测半导体器件，所述待测半导体器件的一端与所述任意波形发生器的输出端相连接；
9.示波器，所述示波器的输入端与所述待测半导体器件的另一端相连。
10.上述方案中，所述待测半导体器件包括：信号输入电极、信号输出电极及接地端；
11.所述任意波形发生器的输出端通过第一同轴电缆分别与所述信号输入电极及所述接地端相连接；
12.所述示波器的输入端通过第二同轴电缆分别与所述信号输出电极及所述接地端相连接。
13.上述方案中，所述示波器的输出端通过第三同轴电缆与所述任意波形发生器的输入端相连接。
14.上述方案中，所述待测半导体器件包括：三电极mos器件或者四电极mos器件。
15.上述方案中，当所述待测器件为三电极mos器件时，所述信号输入电极为所述待测半导体器件的栅电极与漏电极短接在一起的电极；所述信号输出电极为所述待测半导体器件的源电极。
16.上述方案中，当所述待测半导体器件为四电极mos器件时，所述输入电极为所述待测半导体器件的栅电极与漏电极短接在一起的电极；所述输出电极为所述待测半导体器件的源电极与体电极短接在一起的电极。
17.上述方案中，所述短接为如下任意一种：
18.封装打线连接、集成电路制造时设计金属连接和探针连接。
19.上述方案中，所述第一同轴电缆的一端、所述第二同轴电缆的一端及第三同轴电缆的一端分别设置有连接器；
20.所述第一同轴电缆的另一端、所述第二同轴电缆的另一端及第三同轴电缆的另一端分别设置有连接器；所述连接器包括以下任意一种：
21.n接头、sma接头、smb接头、smp接头、ssmc接头、mmcx接头、bnc接头、tnc接头、2.92射频接头及2.4射频接头。
22.上述方案中，所述第一同轴电缆、所述第二同轴电缆及所述第三同轴电缆的特征阻抗与任意波形发生气的内阻以及所述示波器的内阻匹配。
23.上述方案中，所述第一同轴电缆、所述第二同轴电缆、所述第三同轴电缆、所述任意波形发生器及所述示波器共地。
24.本实用新型提供了一种半导体器件的测试装置，所述装置包括：任意波形发生器；待测半导体器件，所述待测半导体器件的一端与所述任意波形发生器的输出端相连接；示波器，所述示波器的输入端与所述待测半导体器件的另一端相连；如此，可利用任意波形发生器输出不同脉冲宽度、不同频率的脉冲信号，利用示波器采集每个脉冲信号对应的电压数据，因此可以在多种工作负荷下对半导体器件的自加热效应进行测试，并获得不同工作负荷下半导体器件的自加热余热累加效应对器件电学特性的测试结果，进而可以有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导。
附图说明
25.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
26.图1为本实用新型实施例提供的半导体器件的测试装置结构示意图；
27.图2为本实用新型实施例提供的当待测半导体器件为待测半导体器件为四电极金属氧化物半导体器件时，信号输入电极及信号输出电极的结构示意图；
28.图3为本实用新型实施例提供的当待测半导体器件为待测半导体器件为三电极金属氧化物半导体器件时，信号输入电极及信号输出电极的结构示意图；
29.图4为本实用新型实施例提供的多脉冲进行测试的原理示意图；
30.图5为本实用新型实施例提供的对某待测半导体器件进行自加热效应测试时，获得的测试结果示意图。
31.附图标记说明：
32.1-任意波形发生器，2-待测半导体器件，3-示波器，4-第一同轴线缆，5-第二同轴线缆，6-第三同轴线缆；201-信号输入电极，202-信号输出电极，203-接地端，210-栅电极，211-漏电极，211-源电极，213-体电极。
具体实施方式
33.下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
34.本实施公开一种半导体器件的测试装置，如图1所示，装置包括：
35.任意波形发生器1；
36.待测半导体器件2，待测半导体器件2的一端与任意波形发生器1的输出端相连接；
37.示波器3，示波器3的输入端与待测半导体器件2的另一端相连。
38.本实施例的任意波形发生器1可以连续输出多个脉冲信号。其中，每个脉冲信号的占空比可以相同，频率可以不同；每个脉冲信号的占空比可以不同，频率可以相同；这样以便在不同工作负荷下对半导体器件自加热累加效应进行测试，获得不同工作负荷下半导体器件的自加热效应对器件电学特性的测试结果，进而可以有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导。
39.具体来讲，继续参考图1，待测半导体器件2包括：信号输入电极201、信号输出电极202及接地端203；装置还包括：第一同轴线缆4、第二同轴线缆5及第三同轴线缆6；
40.任意波形发生器1的输出端通过第一同轴电缆4分别与信号输入电极201及接地端203相连接；
41.所述示波器3的输入端通过第二同轴电缆5分别与信号输出电极202及接地端203相连。
42.示波器3的输出端通过第三同轴电缆6与任意波形发生器1的输入端相连接。
43.这里，第一同轴电缆4的一端、第二同轴电缆5的一端及第三同轴电缆6的一端分别设置有连接器；
44.第一同轴电缆4的另一端、第二同轴电缆5的另一端及第三同轴电缆6的另一端分别设置有连接器；连接器包括以下任意一种：
45.n接头、sma接头、smb接头、smp接头、ssmc接头、mmcx接头、bnc接头、tnc接头、2.92射频接头及2.4射频接头。
46.一般来说，是利用bnc接头直连测试设备(任意波形发生器1或示波器3)，利用sma接头连接待测半导体器件2。
47.本实施例中，待测半导体器件2包括：四电极金属氧化物半导体器件或三电极金属氧化物半导体器件。
48.当待测半导体器件2为四电极金属氧化物半导体器件时，参考图2，信号输入电极201包括待测半导体器件2的栅电极210与漏电极211短接在一起形成的电极。信号输出电极202包括待测半导体器件2的源电极212与体电极213短接在一起形成的电极。
49.当待测半导体器件2为三电极金属氧化物半导体器件时，参考图3，信号输入电极201包括待测半导体器件2的栅电极210与漏电极211短接在一起形成的电极。信号输出电极202包括待测半导体器件2的源电极212形成的电极。
50.电极短接方式可以为封装打线连接、金属连接及探针连接中的任意一种。
51.为确保自加热效应的测试准确度，任意波形发生器1、待测半导体器件2及示波器3
之间均是通过同轴线缆相连接，同轴线缆的特征阻抗与任意波形发生器1及示波器3的内阻匹配；第一同轴电缆4、第二同轴电缆5、第三同轴电缆6、任意波形发生器1及示波器3共地。
52.在测试之前，需要将任意波形发生器1的上升沿为纳秒级、幅值与待测半导体器件2的工作电压匹配；并设定适应的脉冲宽度及脉冲频率。
53.设置示波器3的存储深度在1m以上，采样时间间隔在纳秒以下，触发方式为边沿触发，触发电平在幅值1/2处。
54.测试开始，任意波形发生器1输出连续脉冲信号至信号输入电极201，同时，任意波形发生器1输出sync同步固定脉冲信号作为触发脉冲直连示波器3，实现微弱信号探测。
55.示波器3用于采集每次发送脉冲信号自加热刚开始时，待测半导体器件2的电压检测值(漏源电压值)，并将漏源电压转化为对应的漏电流。
56.其中，本实施例发送的脉冲信号为冷却不完全的脉冲信号，也即发送当前脉冲信号后，参考图4，关断当前脉冲信号(冷却时长δt)，再发送下一脉冲信号时，此时待测半导体器件还未完全冷却至常温。这样，由于在发送下一脉冲信号时，待测半导体器件始终存在上一脉冲信号产生的自加热效应的余热，因此可以得到器件自加热效应的完整余热累加的过程，可以有效表征出自加热效应对器件电学特性的影响。
57.可以理解的是，本实施例利用多脉冲进行测试的原理是：对于特定负荷下冷却不完全的脉冲信号，自加热效应余热累加将会导致器件电学特性衰退，可参考图4，即电流下降，直至自加热达到平衡，电流稳定。
58.本实施例中，每次发送脉冲信号时，示波器3依次采集的是各脉冲信号预设时段对应的电压检测值；预设时段为0～100ns，优选为18～22ns，电压检测值为待测半导体器件2的漏源电压。
59.具体的，在预设时段内，可以基于采集频率采集多个电压检测值，最终的电压检测值可以预设时段内的多个电压检测值的均值。
60.在实际应用中，对某型号待测器件的自加热效应进行多脉冲测试时，得到的测试结果如图5所示，从图5可以看出，在某个特定工作负荷下施加冷却不完全的脉冲信号时，自加热效应余热累加将导致器件电学特性衰退，即电流下降。其中，图5中的v
scope
为示波器3采集到的电压。
61.本实用新型实施例提供的半导体器件自加热效应的测试装置能够带来的有益效果至少是：
62.本实用新型实施例提供一种半导体器件的测试装置，所述装置包括：任意波形发生器；待测半导体器件，所述待测半导体器件的一端与所述任意波形发生器的输出端相连接；示波器，所述示波器的输入端与所述待测半导体器件的另一端相连；如此可利用任意波形发生器输出不同脉冲宽度、不同频率的脉冲信号，利用示波器采集每个脉冲信号对应的电压数据，因此可以在多种工作负荷下对半导体器件的自加热效应进行测试，并获得不同工作负荷下半导体器件的自加热余热累加效应对器件电学特性的测试结果，进而可以有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导。
63.以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。