1.本实用新型属于微机电系统（mems）技术领域，尤其涉及一种结型电容式芯片结构。
背景技术：
2.随着mems技术的发展，压力传感器成为各行业中不可缺少的关键器件，已被广泛应用于汽车电子，石油化工，生物医学和国防军工等领域。相比于压阻式压力传感器，电容式压力传感器具有灵敏度高、功耗低、温度特性好等优势，更加适合研制高精度压力传感器。特别是在现代航空航天技术和现代国防装备等方面对压力测量精度和可靠性要求日益增加的背景下，mems电容式压力传感器的研究受到国内外高度重视。
3.对于普通的电容式压力传感器，一般采用平行板电容器结构，主要由可动极板和固定极板组成，当有压力作用于可动极板时，两极板间距改变，从而电容值发生变化，通过检测电容值实现对压力的测量，但存在输入与输出之间非线性严重、过载能力低等不足，集成度低，在制造电容敏感芯片环节，目前主要通过牺牲层工艺或是键合工艺来实现，牺牲层工艺技术复杂，工艺步骤多，精度难控制，而键合工艺在制造过程中用到soi材料，而单晶硅与多晶硅的键合技术难点目前没有解决，造成制造成本高。pn结的单向导电性和反向截止特性在整流，稳压，开关广泛应用中，大多通过电路系统控制，例如在压力传感器领域，需要先测出压力值，然后转换成电信号，再通过电路系统处理传输到二极管，通过电压变化控制二极管的导通，截止等，多了电路控制系统，提高了应用成本。
技术实现要素：
4.本实用新型就是针对上述问题，提供一种改进型的结型电容式芯片结构。
5.为实现上述目的，本实用新型采用如下技术方案，本实用新型包括上极板（1）和下极板（2），上极板（1）与下极板（2）之间为腔体（5）,其特征在于下极板（2）为掺杂区；
6.下极板（2）下方设置第一衬底掺杂区（4）或不掺杂的本征半导体衬底（4）；下极板（2）掺杂区与第一衬底掺杂区（4）分别为互相掺杂类型相反的n型和p型，或是p型和n型；下极板（2）掺杂区与第一衬底掺杂区（4）形成pn结。如图1所示；
7.或下极板（2）设置为环形，下极板（2）环的外侧设置第一衬底掺杂区（4），下极板（2）环的内侧设置第二衬底掺杂区（7）；下极板（2）掺杂区与第一衬底掺杂区（4）和第二衬底掺杂区（7）分别为互相掺杂类型相反的n型和p型，或是p型和n型；第二衬底掺杂区（7）与第一衬底掺杂区（4）掺杂类型相同，同为n型或同为p型。如图8所示。
8.作为一种优选方案, 本实用新型所述腔体（5）为密封腔体。
9.作为另一种优选方案，下极板（2）下方设置第一衬底掺杂区（4），第一衬底掺杂区（4）下方设置第二衬底掺杂区（7）；下极板（2）掺杂区与第二衬底掺杂区（7）掺杂类型相同，同为n型或同为p型；下极板（2）掺杂区与第一衬底掺杂区（4）分别为互相掺杂类型相反的n型和p型，或是p型和n型。如图3所示。
10.作为另一种优选方案，本实用新型所述上极板（1）与下极板（2）之间设置支撑（3）。
11.作为另一种优选方案，本实用新型所述支撑（3）为竖向筒状结构（如图1所示）或内外双筒结构（如图8所示），支撑（3）内侧为腔体（5）。
12.作为另一种优选方案，本实用新型所述下极板（2）上端设置有介质层（6）。
13.作为另一种优选方案，本实用新型所述上极板（1）上设置通孔（8），通孔（8）与腔体（5）连通。
14.作为另一种优选方案，本实用新型所述第一衬底掺杂区（4）上设置两个电容式芯片结构c1和c2，其中电容c1为不变电容，电容c2为可变电容。
15.作为另一种优选方案，本实用新型所述电容结构c1和c2包括上极板（1）和下极板（2），上极板（1）与下极板（2）之间为腔体（5）,下极板（2）为掺杂区；下极板（2）掺杂区与第一衬底掺杂区（4）分别为互相掺杂类型相反的n型和p型，或是p型和n型；下极板（2）掺杂区与第一衬底掺杂区（4）形成pn结；上极板（1）与下极板（2）之间设置支撑（3）；下极板（2）上端设置有介质层（6）；
16.电容结构c1的上极板（1）上设置通孔（8），通孔（8）与电容结构c1的腔体（5）连通。
17.其次，本实用新型所述下极板（2）上方一侧设置有与下极板（2）掺杂区掺杂类型相反的掺杂区（9），掺杂区（9）设置在腔体（5）的外侧（即掺杂区9与腔体5无交错部分）；下极板（2）掺杂区与掺杂区（9）、第一衬底掺杂区（4）掺杂类型相反，分别为互相掺杂类型相反的n型和p型，或是p型和n型；掺杂区（9）与第一衬底掺杂区（4）分别为互相掺杂类型相同的n型或p型。如图9所示。
18.另外，本实用新型所述上极板（1）、下极板（2）和衬底通过压焊点及金属引线（8）或压焊点与外部电路连接。
19.本实用新型有益效果。
20.本实用新型结构使用时，上极板（1）可用作感压极板，上极板（1）与下极板（2）形成感压可变电容，从而测出待测压力值，将下极板设置成掺杂区，掺杂类型是p型或n型，可以与衬底掺杂区（4）形成pn结，在生产过程中可以基于键合工艺，不再使用soi材料，且减少工艺步骤，可大幅降低制造成本。
21.本实用新型结构使用时，当待测压力源压力增大时，电容值随之增大，电容的电压随着增大，当电压大于pn结导通电压时，pn结正向导通，不再需要电路系统控制，降低复杂性，降低应用成本。
22.本实用新型下极板（2）掺杂区下方设置本征半导体材料作为衬底，本征半导体电阻率很高，几乎不导电，可以作为绝缘层看待，无须在衬底与下极板（2）之间设置绝缘介质层，下极板（2）掺杂区只作为电容的一个极板使用，此机构减少了在衬底上方与下极板（2）掺杂区设置氧化层生产工艺步骤。
附图说明
23.下面结合附图和具体实施方式对本实用新型做进一步说明。本实用新型保护范围不仅局限于以下内容的表述。
24.图1是本实用新型第一实施例结构示意图。
25.图2是本实用新型第一实施例设置介质层结构示意图。
26.图3是本实用新型第一实施例设置介质层和第二衬底掺杂区结构示意图。
27.图4是本实用新型串联电容结构示意图。
28.图5是本实用新型结构设置介质层示意图。
29.图6是本实用新型极板环形俯视图。
30.图7是本实用新型第二实施例结构环形下极板剖面图。
31.图8是本实用新型第二实施例结构示意图。
32.图9是本实用新型第一实施例在下极板上设置与下极板掺杂类型相反的掺杂区结构示意图。
33.图10是本实用新型仿真特性图（对应图5结构）。
34.附图标记说明：
35.1. 上极板，2.下极板，3.支撑，4. 第一衬底掺杂区，5.腔体，6.介质层，7. 第二衬底掺杂区，8.通孔。
具体实施方式
36.如图1所示，本实用新型包括上极板（1）、支撑（3）、腔体（5）、第一衬底掺杂区（4）和下极板（2），上极板（1）与下极板（2）之间为密封腔体（5），腔体（5）的侧壁为支撑（3）。将下极板（2）作为掺杂区，当下极板（2）为 n型掺杂时，第一衬底掺杂区（4）为p型掺杂，下极板（2）与第一衬底掺杂区（4）接不同极性电信号，令pn结处于反偏截止状态，下极板（2）只做为电容的一个极板；当下极板（2）为p型掺杂时，第一衬底掺杂区（4）为n型掺杂，下极板（2）与产地掺杂区（4）接不同极性电信号，令pn结处于正向偏置状态，电容值小时，pn结正向电压未到达导通电压，pn结处于截止状态，之间无电流通过，下极板（2）只做为电容的一个极板，随着上极板（1）感压向下极板形变，电容增大，电压增大，当电压随着电容增大到pn结导通电压时，pn结导通，下极板此时既是电容的一个极板，又是pn结的p区，此结构减少了电路系统复杂性，压力源通过电容变化直接控制pn结的工作状态。下极板（2）在制造过程中可以根据实际需要刻蚀出形状，如果不需要刻蚀出形状，也可以不刻蚀，而是直接通过引线孔与外部连接（如图2的下极板所示），此结构在生产过程中与普通电容结构比较，不需要在衬底上制作绝缘介质层来隔离下极板与衬底，在键合工艺过程中规避了多晶硅与单晶硅氧化层的工艺难题，也不再需要soi材料，节省了工艺步骤，大幅度降低了成本。
37.本实用新型结构使用时，上极板（1）可用作感压极板，上极板（1）与下极板（2）形成感压可变电容c1，对pn结通电压，将pn结电容参考成电容c3（pn结电容是势垒电容或扩散电容），c1与c3形成差分电容，从而更精确测出待测压力值，节约了芯片面积，提高了集成度。
38.如图2所示, 本实用新型包括上极板（1）、支撑（3）、腔体（5）、介质层（6）、第一衬底掺杂区（4）和下极板（2），上极板（1）与下极板（2）之间为密封腔体（5），腔体（5）的侧壁为支撑（3），在下极板（2）上设置绝缘介质层（6），介质层（6）材料可以是二氧化硅或是氮化硅。当上极板压力增大到上极板（1）向下形变与下极板接触上时，上极板（1）与下极板（2）形成的电容c依然可以正常工作，随着接触面积增大，电容c值也增大。将下极板（2）作为掺杂区，当下极板（2）为 n型掺杂时，第一衬底掺杂区（4）为p型掺杂，下极板（2）与产地掺杂区（4）接不同极性电信号，令pn结处于反偏截止状态，下极板（2）只做为电容的一个极板；当下极板（2）为p型掺杂时，第一衬底掺杂区（4）为n型掺杂，下极板（2）与产地掺杂区（4）接不同极性电信
号，令pn结处于正向偏置状态，电容值小时，pn结正向电压未到达导通电压，pn结处于截止状态，之间无电流通过，下极板（2）只做为电容的一个极板，随着上极板（1）感压向下极板形变，电容增大，电压增大，当电压随着电容增大到pn结导通电压时，pn结导通，下极板此时既是电容的一个极板，又是pn结的p区，此结构减少了电路系统，压力源通过电容变化直接控制pn结的工作状态。下极板（2）在制造过程中不需要刻蚀出形状，直接通过引线孔与外部连接，此结构在生产过程中与普通电容结构比较，不需要在衬底上制作绝缘介质层来隔离下极板与衬底，在键合工艺过程中规避了多晶硅与单晶硅氧化层的工艺难题，也不再需要soi材料，节省了工艺步骤，大幅度降低了成本。
39.本实用新型结构使用时，上极板（1）可用作感压极板，上极板（1）与下极板（2）形成感压可变电容c1，对pn结通电压，将pn结电容参考成电容c3（pn结电容是势垒电容或扩散电容），c1与c3形成差分电容，从而更精确测出待测压力值，节约了芯片面积，提高了集成度。
40.如图3所示, 如图2所示, 本实用新型包括上极板（1）、支撑（3）、腔体（5）、介质层（6）、第一衬底掺杂区（4）、第二衬底掺杂区（7）和下极板（2），上极板（1）与下极板（2）之间为密封腔体（5），腔体（5）的侧壁为支撑（3），在下极板（2）上设置绝缘介质层（6），介质层（6）材料可以是二氧化硅或是氮化硅，下极板（2）下方设置第一衬底掺杂区（4），在第一衬底掺杂区（4）下方设置第二衬底掺杂区（7）。当上极板压力增大到上极板（1）向下形变与下极板接触上时，上极板（1）与下极板（2）形成的电容c依然可以正常工作，随着接触面积增大，电容c值也增大。将下极板（2）作为掺杂区，当下极板（2）为 n型掺杂时，第一衬底掺杂区（4）为p型掺杂，第二衬底掺杂区（7）为n型掺杂，下极板（2）与第一衬底掺杂区（4）、第二衬底掺杂区（7）组成npn型三极管，下极板（2）与第一衬底掺杂区（4）接不同极性电信号，第二衬底掺杂区（7）不接电信号，下极板（2）令pn结处于反偏截止状态，下极板（2）只做为电容的一个极板；当下极板（2）为p型掺杂时，第一衬底掺杂区（4）为n型掺杂，第二衬底掺杂区（7）为p型掺杂，下极板（2）与第一衬底掺杂区（4）、第二衬底掺杂区（7）组成pnp型三极管，下极板（2）与产地掺杂区（4）接不同极性电信号，第二衬底掺杂区（7）不接电信号，令pn结处于正向偏置状态，电容值小时，pn结正向电压未到达导通电压，pn结处于截止状态，之间无电流通过，下极板（2）只做为电容的一个极板，随着上极板（1）感压向下极板形变，电容增大，电压增大，当电压随着电容增大到pn结导通电压时，pn结导通，下极板此时既是电容的一个极板，又是pn结的p区，此结构减少了电路系统，压力源通过电容变化直接控制pn结的工作状态。当第二衬底掺杂区（7）接电信号时，此芯片是一个电容与一个三极管集成结构，此时下极板（2）既是电容的一个极板，又是三极管的集电极或发射极，压力源通过电容变化直接控制三极管的工作状态。下极板（2）在制造过程中不需要刻蚀出形状，直接通过引线孔与外部连接，此结构在生产过程中与普通电容结构比较，不需要在衬底上制作绝缘介质层来隔离下极板与衬底，在键合工艺过程中规避了多晶硅与单晶硅氧化层的工艺难题，也不再需要soi材料，节省了工艺步骤，大幅度降低了成本。
41.如图4所示, 本实用新型包括上极板（1）、支撑（3）、腔体（5）、介质层（6）、通孔（8）、第一衬底掺杂区（4）和下极板（2），上极板（1）与下极板（2）之间为腔体（5），腔体（5）的侧壁为支撑（3），在下极板（2）上设置绝缘介质层（6），介质层（6）材料可以是二氧化硅或是氮化硅，在第一衬底掺杂区（4）上设置两个电容结构，分别为c1和c2,电容c1的上极板设置通孔（8），电容c1的腔体（5）与外部相连，电容c1为不变电容，电容c2的腔体（5）密封，电容c1与电
容c2组成差分电容，令电容c1电容c2串联，通以定值电压，当电容c2变大时，电容c2两端电压减小，电容c1电压变大，令电容c1的下极板（2）与第一衬底掺杂区（4）构成的pn结导通，此结构对压力源测压精度更高，压力源通过电容变化直接控制pn结的能力更强，抗共模干扰更强，
42.如图5所示, 本实用新型包括上极板（1）、支撑（3）、腔体（5）、介质层（6）、第一衬底掺杂区（4）和下极板（2），上极板（1）与下极板（2）之间为密封腔体（5），腔体（5）的侧壁为支撑（3），在下极板（2）上设置绝缘介质层（6），介质层（6）材料可以是二氧化硅或是氮化硅，将下极板（2）刻蚀出形状，高出第一衬底掺杂区（4），便于制作通孔引线。
43.本实用新型结构使用时，上极板（1）可用作感压极板，上极板（1）与下极板（2）形成感压可变电容c1，对pn结通电压，将pn结电容参考成电容c3（pn结电容是势垒电容或扩散电容），c1与c3形成差分电容，从而更精确测出待测压力值，节约了芯片面积，提高了集成度。
44.如图6所示, 是芯片机构俯视图，上极板（1）和下极板（2）设置为环形，下极板（2）为掺杂区，下极板（2）环的外侧设置第一衬底掺杂区（4），下极板（2）环的内侧设置第二衬底掺杂区（7），下极板（2）掺杂区与第一衬底掺杂区（4）和第二衬底掺杂区（7）分别为互相掺杂类型相反的n型和p型，或是p型和n型，第二衬底掺杂区（7）与第一衬底掺杂区（4）掺杂类型相同，同为n型或同为p型。
45.如图7所示, 是下极板（2）与第一衬底掺杂区（4）和第二衬底掺杂区（7）的剖面图，上极板（1）和下极板（2）设置为环形，下极板（2）为掺杂区，下极板（2）环的外侧设置第一衬底掺杂区（4），下极板（2）环的内侧设置第二衬底掺杂区（7），第一衬底掺杂区（4）下方设置第二衬底掺杂区（7），下极板（2）掺杂区与第一衬底掺杂区（4）和第二衬底掺杂区（7）分别为互相掺杂类型相反的n型和p型，或是p型和n型，第二衬底掺杂区（7）与第一衬底掺杂区（4）掺杂类型相同，同为n型或同为p型。环形可以首尾相连，也可以首尾不相连，首尾不相连区为第二衬底掺杂区（7）留出引线通道。
46.本实用新型结构使用时，上极板（1）可用作感压极板，上极板（1）与下极板（2）形成感压可变电容c1，对pn结通电压，将pn结电容参考成电容c3（pn结电容是势垒电容或扩散电容），c1与c3形成差分电容，从而更精确测出待测压力值，节约了芯片面积，提高了集成度。
47.如图9所示,本实用新型包括上极板（1）、支撑（3）、腔体（5）、介质层（6）、第一衬底掺杂区（4）、掺杂区（9）和下极板（2），上极板（1）与下极板（2）之间为密封腔体（5），腔体（5）的侧壁为支撑（3），下极板（2）下方设置第一衬底掺杂区（4），在下极板（2）上方一侧设置掺杂区（9），下极板（2）掺杂区与掺杂区（9）、第一衬底掺杂区（4）掺杂类型相反，分别为互相掺杂类型相反的n型和p型，或是p型和n型，掺杂区（9）与第一衬底掺杂区（4）分别为互相掺杂类型相同的n型或p型。下极板（2）掺杂区与第一衬底掺杂区（4）、掺杂区（9）组成npn型三极管或是pnp型三极管，下极板（2）掺杂区作为三极管的基极，压力源通过电容变化直接控制三极管的工作状态，同时，流过电容的交流信号可以通过三极管放大信号，提高精度和灵敏度。下极板（2）在制造过程中不需要刻蚀出形状，直接通过引线孔与外部连接，此结构在生产过程中与普通电容结构比较，不需要在衬底上制作绝缘介质层来隔离下极板与衬底，在键合工艺过程中规避了多晶硅与单晶硅氧化层的工艺难题，也不再需要soi材料，节省了工艺步骤，大幅度降低了成本。
48.如图10所示，上极板尺寸为800um*800um的正方形，厚度为6um。支撑（3）为1um高
100um宽。下极板作为掺杂区，下极板尺寸为800um*800um的正方形，厚度为1um。介质层为0.1um厚。利用有限元仿真软件得出如图所示的电容压力输出特性图。图10横坐标是压力值，纵坐标是输出电容值，由图可以看出输出特性曲线图，线性度非常好。
49.本实用新型可采用如下制造方法：
50.a.衬底硅片a抛光。
51.b.光刻图形，离子注入制作第一衬底掺杂区（4），或是扩散工艺制作第一衬底掺杂区（4）（如果直接选择掺杂衬底可省略此步骤直接进入下一步骤）。
52.c.光刻图形，制作下极板掺杂区（2），离子注入或是扩散工艺。
53.d.光刻图形，生成一层氧化层（氧化层即支撑3，其余部分刻蚀掉）。用干氧方式生成氧化层。
54.e.光刻图形，刻蚀腔体（5）。
55.刻蚀工艺选择湿法刻蚀时，选择氢氟酸hf配比溶液，当中添加催化剂，保证刻蚀速度和减少钻蚀。选择干法刻蚀时，选择适合的等离子体进行刻蚀，同时调整深反应刻蚀机的偏置电压，通入气体的流量达到更好的刻蚀效果。
56.f.再选择一块新的硅片b与下极板上的氧化层进行键合。
57.g.对键合完的硅片b减薄到所需厚度(如图10仿真参数，减薄到6um，作为上极板)。
58.键合工艺：做亲水处理,再做常温预键合，之后进行检测，利用红外技术检测键合缺陷，检测缺陷最小尺寸能达到3um,然后进行退火，退火温度400摄氏度或是高温1100摄氏度退火。
59.h.光刻图形，刻蚀上极板形状。
60.i.光刻图形，刻蚀下极板形状。
61.j.光刻图形，制作引线孔。
62.k.光刻图形，制作铝引线。
63.l.光刻图形，刻蚀出pad。
64.m.切割晶圆。
65.本实用新型结构使用时，腔体（5）内可设置随温度变化介电常数变化的物质，该物质与外界联通，可用于温度计的检测部件。
66.本实用新型可应用于压力检测、自控开关、自控整流、硅麦克风、湿度计、加速度计、流量计等。
67.可以理解的是，以上关于本实用新型的具体描述，仅用于说明本实用新型而并非受限于本实用新型实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本实用新型进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本实用新型的保护范围之内。