一种集成电路测试方法及系统与流程

技术特征：

1.一种集成电路测试方法，其特征在于，应用于集成电路测试上位机侧的编码器上，包括：

2.根据权利要求1所述的集成电路测试方法，其特征在于，还包括：

3.根据权利要求1所述的集成电路测试方法，其特征在于，根据指令测试模板和配置资源，生成指令测试事务包包括：

4.根据权利要求1所述的集成电路测试方法，其特征在于，还包括：

5.一种集成电路测试系统，其特征在于，应用于集成电路测试上位机侧的编码器上，包括：

6.一种集成电路测试方法，其特征在于，应用于集成电路测试下位机侧的解码器上，包括：

7.根据权利要求6所述的一种集成电路测试方法，其特征在于，还包括：

8.根据权利要求6所述的一种集成电路测试方法，其特征在于，所述指令测试事务包的优先级的计算公式如下：

9.一种集成电路测试系统，其特征在于，应用于集成电路测试下位机侧的解码器上，包括：

10.一种集成电路测试系统，其特征在于，包括：

技术总结
本发明公开了一种集成电路测试方法，包括：预先配置指令测试模板，所述指令测试模板中具备指令匹配方式、指令类型以及指令操作资源获取方式；拦截原始测试指令，并对所述原始测试指令进行解析，确定所述原始测试指令所对应的指令类型和配置资源；根据确定的指令类型，选择对应的指令测试模板，并根据该指令测试模板和配置资源，生成指令测试事务包；发送指令测试事务包至集成电路测试下位机侧的解码器上，促使解码器解析所述指令测试事务包，获取测试指令并控制集成电路测试下位机进行指令测试。本发明能够在不修改原有各类设备测试指令的情况下，协同实现对昂贵硬件的硬件设备分时共享，从而实现一机多控，一机多任务并行测试的效果。

技术研发人员：徐振,彭安斋
受保护的技术使用者：杭州朗迅科技股份有限公司
技术研发日：
技术公布日：2024/1/13