一种输出电流信号的电压采样电路的制作方法

本技术涉及电压检测，具体涉及一种输出电流信号的电压采样电路。

背景技术：

1、半导体控制芯片是指在半导体片材上进行浸蚀，布线，制成的能实现某种功能的半导体控制器件。

2、现有技术中，半导体控制芯片通常需要对电路高压端的电压和低压端的电压进行采样后，得到一电流信号，并利用该电流信号实现对芯片内部模块的控制；然而，由于现有技术中通常采用运算放大器和电阻等组合结构得到该电压采样电路，但此时，当高压端和低压端之间的电压差较大时，会导致运算放大器耐压不够；同时，当芯片工作温度变化后，由于运算放大器等器件均存在较大的温漂，从而导致该电压采样电路误差较大。

技术实现思路

1、本技术提供了一种输出电流信号的电压采样电路，确保了电压采样电路所输出的电流信号的精度，提高了电压采样电路的可靠性，该技术方案如下：

2、所述电压采样电路包括第一级采样电路及第二级采样电路；

3、在所述第一级采样电路中，电压源端vdd依次通过第一电流镜结构的第一支路、第一电流源a1接地；

4、所述电压源端vdd还依次通过第一电流镜结构的第二支路、第十五开关管q1接入第一节点f；所述第一节点f通过第一电阻r1接地；

5、所述电压源端vdd还依次通过第一电流镜结构的第三支路、第十六开关管q2接入第二节点e；所述第二节点e通过第二电阻r2接地；

6、所述电压源端vdd还依次通过第二电流镜结构的第一支路、第六开关管m6接入所述第一节点f；所述第六开关管m6的控制端通过所述第十六开关管q2接入所述第二节点e；第一电压采样端vin1通过第三电阻r3接入所述第二节点e；

7、所述电压源端vdd还通过第二电流镜结构的第二支路连接至第一输出端点；所述第一输出端点通过第三电流镜结构的第一支路接地；

8、在所述第二级采样电路中，所述电压源端vdd依次通过第四电流镜结构的第一支路、第二电流源a2接地；

9、所述电压源端vdd还依次通过第四电流镜结构的第二支路、第十七开关管q4接入第三节点k；所述第三节点k通过第六电阻r6接地；

10、所述电压源端vdd还依次通过第四电流镜结构的第三支路、第十八开关管q3接入第四节点g；所述第四节点g通过第五电阻r5接地；

11、所述电压源端vdd还依次通过第五电流镜结构的第一支路、第十一开关管m11接入所述第三节点k；所述第十一开关管m11的控制端通过所述第十八开关管q3接入所述第四节点g；第二电压采样端vin2通过第四电阻r4接入所述第四节点g；

12、所述电压源端vdd还通过第五电流镜结构的第二支路连接至第二输出端点；所述第二输出端点通过第三电流镜结构的第二支路接地。

13、在一种可能的实施方式中，当所述第一电压采样端vin1的第一采样电压v1大于所述第二电压采样端vin2的第二采样电压v2时，所述第一级采样电路的第一输出端点输出第一电流信号iout1；当所述第一电压采样端vin1的第一采样电压v1小于所述第二电压采样端vin2的第二采样电压v2时，所述第二级采样电路的第二输出端点输出第二电流信号iout2。

14、在一种可能的实施方式中，在所述第一级采样电路中，所述电压源端vdd还通过第一电流镜结构的第二支路连接至所述第十五开关管q1的控制端，所述第十五开关管q1的控制端与所述第十六开关管q2的控制端连接；

15、在所述第二级采样电路中，所述电压源端vdd还依次通过第四电流镜结构的第二支路连接至所述第十七开关管q4的控制端，所述第十七开关管q4的控制端与所述第十八开关管q3的控制端连接。

16、在一种可能的实施方式中，所述第一电阻r1的电阻值、所述第二电阻r2的电阻值、所述第五电阻r5的电阻值和第六电阻r6的电阻值相等，且所述第三电阻r3的电阻值和第四电阻r4的电阻值相等。

17、在一种可能的实施方式中，所述第一电阻r1、所述第二电阻r2、所述第三电阻r3、所述第四电阻r4、所述第五电阻r5和所述第六电阻r6为零温漂电阻。

18、在一种可能的实施方式中，所述第六开关管m6、所述第十一开关管m11、所述第十五开关管q1、所述第十六开关管q2、所述第十八开关管q3及所述第十七开关管q4为nmos管；

19、或者，所述第六开关管m6、所述第十一开关管m11、所述第十五开关管q1、所述第十六开关管q2、所述第十八开关管q3及所述第十七开关管q4为npn三极管。

20、在一种可能的实施方式中，所述第一电流镜结构的第一支路包括第一开关管m1；所述第一电流镜结构的第二支路包括第二开关管m2；所述第一电流镜结构的第三支路包括第三开关管m3；所述第一开关管m1的控制端与所述第二开关管m2的控制端及所述第三开关管m3的控制端连接；

21、所述电压源端vdd依次通过所述第一开关管m1、第一电流源a1接地；

22、所述电压源端vdd还依次通过所述第二开关管m2、第十五开关管q1接入第一节点f；

23、所述电压源端vdd还依次通过所述第三开关管m3、第十六开关管q2接入第二节点e；

24、所述电压源端vdd还通过所述第二开关管m2连接至所述第十五开关管q1的控制端，所述第十五开关管q1的控制端与所述第十六开关管q2的控制端连接。

25、在一种可能的实施方式中，所述第一开关管m1、所述第二开关管m2及所述第三开关管m3为pmos管；

26、或者，所述第一开关管m1、所述第二开关管m2及所述第三开关管m3为pnp三极管。

27、在一种可能的实施方式中，所述第二电流镜结构的第一支路包括第四开关管m4；所述第二电流镜结构的第二支路包括第五开关管m5；所述第四开关管m4的控制端与所述第五开关管m5的控制端连接；

28、所述电压源端vdd还依次通过所述第四开关管m4、第六开关管m6接入所述第一节点f；

29、所述电压源端vdd还通过所述第五开关管m5连接至第一输出端点。

30、在一种可能的实施方式中，所述第四开关管m4及所述第五开关管m5为pmos管；

31、或者，所述第四开关管m4及所述第五开关管m5为pnp三极管。

32、在一种可能的实施方式中，所述第三电流镜结构的第一支路包括第七开关管m7；所述第三电流镜结构的第二支路包括第八开关管m8；所述第七开关管m7的控制端与所述第八开关管m8的控制端连接；

33、所述第一输出端点通过所述第七开关管m7接地；

34、所述第二输出端点通过所述第八开关管m8接地。

35、在一种可能的实施方式中，所述第七开关管m7及所述第八开关管m8为nmos管；

36、或者，所述第七开关管m7及所述第八开关管m8为npn三极管。

37、在一种可能的实施方式中，所述第四电流镜结构的第一支路包括第十四开关管m14；所述第四电流镜结构的第二支路包括第十三开关管m13；所述第四电流镜结构的第三支路包括第十二开关管m12；所述第十四开关管m14的控制端与所述第十三开关管m13的控制端及所述第十二开关管m12的控制端连接；

38、所述电压源端vdd依次通过所述第十四开关管m14、第二电流源a2接地；

39、所述电压源端vdd还依次通过所述第十三开关管m13、第十七开关管q4接入第三节点k；

40、所述电压源端vdd还依次所述第十二开关管m12、第十八开关管q3接入第四节点g；

41、所述电压源端vdd还依次通过所述第十三开关管m13连接至所述第十七开关管q4的控制端，所述第十七开关管q4的控制端与所述第十八开关管q3的控制端连接。

42、在一种可能的实施方式中，所述第五电流镜结构的第一支路包括第十开关管m10；所述第五电流镜结构的第二支路包括第九开关管m9；所述第十开关管m10的控制端与所述第九开关管m9的控制端连接；

43、所述电压源端vdd还依次通过所述第十开关管m10、第十一开关管m11接入所述第三节点k；

44、所述电压源端vdd还通过所述第九开关管m9连接至第二输出端点。

45、在一种可能的实施方式中，所述第十四开关管m14、所述第十三开关管m13、所述第十二开关管m12、所述第十开关管m10及所述第九开关管m9为pmos管；

46、或者，所述第十四开关管m14、所述第十三开关管m13、所述第十二开关管m12、所述第十开关管m10及所述第九开关管m9为 pnp三极管。

47、本技术提供的技术方案可以包括以下有益效果：

48、本技术中的两个电压采样端的采样电压均独立输入至该电压采样电路中，因此，只需两个电压采样端的采样电压不超过与其相连的电阻和开关管的耐压值即可，而无论两个电压采样端之间的电压差多大，都不会导致电压采样电路过压，从而扩大该电压采样电路的应用范围，提高该电压采样电路的可靠性。

49、本技术中的电压采样电路输出的电流信号与两个电压采样端输入的电压差信号之间的比值为一个与电阻相关的系数，因此，当将电压采样电路中的电阻设计为零温漂电阻时，该电压采样电路输出的电流信号不受温度影响，从而确保电压采样电路所输出的电流信号的精度。