三维芯片测试方法及装置的制造方法
【技术领域】
[0001]本发明涉及计算机领域，尤其涉及一种三维芯片测试方法及装置。
【背景技术】
[0002]随着片上集成度的不断提高，将不同的芯片绑定成一个单一的封装芯片的三维芯片正在被广泛的应用。
[0003]通常，三维芯片的设计要求将完整的电路模块分割成几个部分，并分别集成在不同的芯片中，然后将不同的芯片进行绑定，获得完整的电路模块。其中，对于三维芯片的测试包括两个阶段，第一个阶段，对绑定前的各个芯片进行测试，第二个阶段，对绑定后的完整电路进行测试。
[0004]然而，对与三维芯片的测试装置设置在芯片的外部，并需要存储上述两个阶段的数据，造成存储量非常大，并且增加测试开销。
【发明内容】
[0005]本发明提供一种三维芯片测试方法及装置，用以解决对服务器进行远程测试控制的效率较低的问题。
[0006]本发明的第一个方面是提供一种三维芯片测试装置，包括:第一特征分析器、第二特征分析器、第三特征分析器；
[0007]所述第一特征分析器设置在第一层芯片上，分别与所述第一层芯片、第二层芯片和第三层芯片连接，用于对三维芯片进行测试，获得第一测试结果，所述三维芯片包括将所述第一层芯片、第二层芯片和第三层芯片绑定后的芯片；
[0008]所述第二特征分析器设置在第二层芯片上，用于对所述第二层芯片进行测试，获得第二测试结果；
[0009]所述第三特征分析器设置在第三层芯片上，用于对所述第三层芯片进行测试，获得第三测试结果；
[0010]进一步的，还包括:与所述第一特征分析器设置连接并设置在所述第一层芯片上的向量值调整装置；
[0011]所述向量值调整装置，用于调整所述第一特征分析器输出的测试向量，以使对所述第一层芯片进行测试，获得第四测试结果。
[0012]进一步的，还包括:与所述第一特征分析器连接的第一响应分析器、与所述第二特征分析器连接的第二响应分析器和与所述第三特征分析器连接的第三响应分析器；
[0013]所述第二响应分析器设置在所述第二层芯片上，用以将所述第二测试结果与第二目标结果进行比较，获得第二比较结果；
[0014]所述第三响应分析器设置在所述第三层芯片上，用以将所述第三测试结果与第三目标结果进行比较，获得第三比较结果；
[0015]所述第一响应分析器设置在所述第一层芯片上，用以将所述第一测试结果与第一目标结果进行比较，获得第一比较结果，或者，所述第一响应分析器用以将所述第四测试结果与第四目标结果进行比较，获得第四比较结果。
[0016]进一步的，所述量值调整装置包括向量调节值；
[0017]所述向量调节值，包括将所述第一响应分析器生成的第一测试向量与第一目标测试向量进行比对，获得的向量值，所述一目标测试向量包括通过自动测试向量ATPG生成的测试向量。
[0018]本发明的第一个方面是提供一种三维芯片测试方法，采用上述的装置对所述三维芯片测试，其特征在于，包括:，对三维芯片进行测试，获得第一测试结果，所述三维芯片包括将所述第一层芯片、第二层芯片和第三层芯片绑定后的芯片；
[0019]对所述第二层芯片进行测试，获得第二测试结果；
[0020]对所述第三层芯片进行测试，获得第三测试结果；
[0021]进一步的，还包括:
[0022]调整所述第一特征分析器输出的测试向量，以使对所述第一层芯片进行测试，获得第四测试结果。
[0023]进一步的，还包括:
[0024]将所述第二测试结果与第二目标结果进行比较，获得第二比较结果；
[0025]将所述第三测试结果与第三目标结果进行比较，获得第三比较结果；
[0026]将所述第一测试结果与第一目标结果进行比较，获得第一比较结果，或者，将所述第四测试结果与第四目标结果进行比较，获得第四比较结果。
[0027]进一步的，还包括:将所述第一响应分析器生成的第一测试向量与第一目标测试向量进行比对，获得量值调整装置的向量调节值，所述一目标测试向量包括通过自动测试向量ATPG生成的测试向量。
[0028]本发明提供一种三维芯片测试方法及装置。该装置包括第一特征分析器、第二特征分析器、第三特征分析器；其中，所述第一特征分析器设置在第一层芯片上，分别与所述第一层芯片、第二层芯片和第三层芯片连接，用于对三维芯片进行测试，获得第一测试结果，所述三维芯片包括将所述第一层芯片、第二层芯片和第三层芯片绑定后的芯片；所述第二特征分析器设置在第二层芯片上，用于对所述第二层芯片进行测试，获得第二测试结果；所述第三特征分析器设置在第三层芯片上，用于对所述第三层芯片进行测试，获得第三测试结果。实现了对绑定前各芯片，以及将各芯片绑定后的三维芯片的测试，并且，进行芯片测试的各特征分析器设置在三维芯片内部，从而可以实时的对芯片进行检测，不需要存储大量的数据，进而减少了存储量，并且减少了测试开销。
【附图说明】
[0029]图1为本发明三维芯片测试装置一实施例的结构示意图；
[0030]图2为本发明三维芯片测试方法一实施例的流程示意图。
【具体实施方式】
[0031]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032]图1为本发明三维芯片测试装置一实施例的结构示意图，如图1所示，该三维芯片测试装置，包括:第一特征分析器、第二特征分析器、第三特征分析器；其中，所述第一特征分析器设置在第一层芯片上，分别与所述第一层芯片、第二层芯片和第三层芯片连接，用于对三维芯片进行测试，获得第一测试结果，所述三维芯片包括将所述第一层芯片、第二层芯片和第三层芯片绑定后的芯片；所述第二特征分析器设置在第二层芯片上，用于对所述第二层芯片进行测试，获得第二测试结果；所述第三特征分析器设置在第三层芯片上，用于对所述第三层芯片进行测试，获得第三测试结果。
[0033]本实施例中的第一芯片可以是设置有三维芯片的输入、输出管脚的芯片。
[0034]进一步的，每个特征分析器可以连接多个扫描链，例如，扫描链I依次到扫描链n，也就是说，每个特征分析器可以控制与该特征分析器连接的扫描链对芯片进行扫描测试。
[0035]需要说明的是，图1中所示的逻辑电路为本实施例中的第一层芯片、第二层芯片或第三层芯片中的至少一芯片。
[0036]在本实施例中，通过第一特征分析器对三维芯片的测试，获得了将第一层芯片、第二层芯片和第三层芯片绑定后的芯片的测试结果，如功能性测试结果。同时，第二特征分析器和第三特征分析器分别对当第二层芯片和第三层芯片进行了测试，获得了每个芯片绑定前的测试结果。
[0037]在本实施例中，三维芯片测试装置，包括:第一特征分析器、第二特征分析器、第三特征分析器；其中，所述第一特征分析器设置在第一层芯片上，分别与所述第一层芯片、第二层芯片和第三层芯片连接，用于对三维芯片进行测试，获得第一测试结果，所述三维芯片包括将所述第一层芯片、第二层芯片和第三层芯片绑定后的芯片；所述第二特征分析器设置在第二层芯片上，用于对所述第二层芯片进行测试，获得第二测试结果；所述第三特征分析器设置在第三层芯片上，用于对所述第三层芯片进行测试，获得第三测试结果。实现了对绑定前各芯片，以及将各芯片绑定后的三维芯片的测试，并且，进行芯片测试的各特征分析器设置在三维芯片内部，从而可以实时的对芯片进行检测，不需要存储大量的数据，进而减少了存储量，并且减少了测试开销。
[0038]在上述实施例的基础上，该装置还可以包括:与所述第一特征分析器设置连接并设置在所述第一层芯片上的向量值调整装置；
[0039]所述向量值调整装置，用于调整所述第一特征分析器输出的测试向量，以使对所述第一层芯片进行测试，获得第四测试结果。
[0040]进一步的，在上述实施例的基础上，该装置还可以包括:与所述第一特征分析器连接的第一响应分析器、与所述第二特征分析器连接的第二响应分析器和与所述第三特征分析器连接的第三响应分析器；
[0041]所述第二响应分析器设置在所述第二层芯片上，用以将所述第二测试结果与第二目标结果进行比较，获得第二比较结果；
[0042]所述第三响应分析器设置在所述第三层芯片上，用以将所述第三测试结果与第三目标结果进行比较，获得第三比较结