基于牺牲层技术的soi压力敏感芯片及其制造方法
【技术领域】
[0001]本发明主要涉及一种基于牺牲层技术的SOI压力敏感芯片及其制造方法。属于微机电系统(MEMS)领域。
【背景技术】
[0002]在信息技术不断推动现代工业高速发展的背景下，MEMS传感器备受关注，特别是MEMS压力传感器已被广泛应用于工业生产、航空航天、电力石化等各行各业。目前扩散硅压力传感器仍是市场销量最大的压力传感器，但这种压阻式传感器的工作温度范围一般不超过120°C，这是因为扩散硅压力传感器的应变电阻是以pn结作为隔离层实现其与衬底的电绝缘。而当工作温度超过120°C时，硅材料由于本征激发，其pn结的反向漏电流迅速增大，所以一般不能在高于120°C的环境下进行压力测量。而在现代工业生产、航空航天以及军事活动中，高温恶劣环境下的压力测量必不可少，尤其是目前在汽车电子领域大量需要工作温度超过150°C的压力传感器。正是在这种市场需求的背景下，本专利提出了基于牺牲层技术的SOI压力敏感芯片及其制造方法，并得到了国家自然科学基金的资助(项目批准号61372019)。
[0003]SOI材料是在其顶层硅薄膜和衬底硅之间引入二氧化硅绝缘层，顶层与衬底之间实现了介质隔离，可以使传感器的工作温度达到300°C以上。因此，SOI材料是制作高温压力传感器的良好材料。
[0004]当前，大多数S0I高温压力传感器是将S0I顶层单晶硅薄膜制成4个应变电阻，并溅射金属将应变电阻连成惠斯通电桥，之后在对应4个应变电阻的适当位置的晶圆背面制作硅杯结构形成弹性膜片。由于采用硅杯结构，传感器体积较大，工艺与集成电路工艺不易兼容，不利于集成化。
[0005]采用MEMS牺牲层技术制作的腔体克服了硅杯结构的上述缺点。这种牺牲层结构压力传感器通常采用二氧化硅为牺牲层，多晶硅为敏感膜片，介质隔离的多晶硅薄膜为应变电阻，具有体积小、工作温度范围宽和与集成电路工艺兼容有利于集成化的优点。但由于使用多晶硅应变电阻，传感器的重复性和迟滞等性能较差。
[0006]基于上述问题，本发明旨在提出一种综合单晶硅应变电阻、牺牲层腔体结构和介质隔离等三方面优点于一身的半导体压力传感器芯片及其制造方法。
【发明内容】
[0007]发明目的:
本发明是一种基于牺牲层技术的SOI压力敏感芯片及其制造方法。目的在于提高器件温度特性、减小传感器体积以及拓宽工作温度范围。
[0008]技术方案:
本发明通过以下技术方案实现:
基于牺牲层技术的SOI压力敏感芯片，其特征在于:该芯片采用绝缘层上的单晶硅薄膜(SOI)材料制造，包括SOI的单晶硅衬底，SOI 二氧化硅绝缘层作为牺牲层形成的腔体，在单晶硅薄膜上刻蚀隔离槽形成的四个应变电阻及其金属导线;金属导线上下的氮化硅绝缘保护层及两次淀积形成的多晶硅结构层与单晶硅薄膜共同构成敏感芯片感压膜，感压膜边缘刻蚀有八个方形腐蚀孔，用于腐蚀二氧化硅牺牲层；四个应变电阻通过金属导线连接成惠斯通电桥，将压力信号转换成电压信号输出。
[0009 ]应变电阻由SOI材料上的单晶硅薄膜制成，通过隔离槽与单晶硅薄膜实现电隔离，位于多晶娃结构层内侧。
[0010]一种如上所述基于牺牲层技术的SOI压力敏感芯片的制造工艺，其特征在于:该工艺步骤如下:
(1)一次光刻，在S0I材料(包括未刻蚀的二氧化硅和单晶硅两层)的正面刻蚀出腔体和8个矩形腐蚀通道；
(2)二次光刻，在步骤(1)形成的单晶硅薄膜上刻蚀隔离槽，形成四个应变电阻；
(3)利用低压化学气相沉积法(LPCVD)淀积第一层氮化硅钝化薄膜即氮化硅绝缘保护层；
(4)三次光刻，形成应变电阻的引线孔；
(5)淀积金属层，第四次光刻，形成金属导线；
(6)利用LPCVD淀积一层氮化硅薄膜，形成第二层氮化硅绝缘保护层；
(7)利用LPCVD淀积第一层多晶硅结构层；
(8)五次光刻，形成腐蚀孔；
(9)湿法腐蚀去掉二氧化硅牺牲层；
(10)利用LPCVD淀积第二层多晶硅，形成密封腔体；
(11)六次光刻，形成外引线压焊点；
(12)划片、测试。
[0011]优点及效果:
本发明有如下优点及有益效果:
本发明所述的基于牺牲层技术的SOI压力敏感芯片采用单晶硅薄膜制作应变电阻，使传感器灵敏度高、重复性和稳定性好;应变电阻位于多晶硅结构层内侧，受到良好保护，提高了芯片的可靠性;采用介质隔离提高了传感器工作温度范围。
【附图说明】
[0012]图1是本发明芯片平面示意图。
[0013]图2是本发明芯片AA'剖面示意图。
[0014]图3是本发明芯片加工过程中第一次光刻后的示意图，其中，图3(a)是本发明芯片加工过程中第一次光刻后的平面示意图；图3(b)是本发明芯片加工过程中第一次光刻后的AA'剖面示意图。
[0015]图4是本发明芯片加工过程中第二次光刻形成隔离槽后的AA'剖面示意图。
[0016]图5是本发明芯片加工过程中淀积第一层氮化硅保护层后的AA'剖面示意图。
[0017]图6是本发明芯片加工过程中第三次光刻形成引线孔后的AA'剖面示意图。
[0018]图7是本发明芯片加工过程中第四次光刻形成金属导线后的AA'剖面示意图。
[0019]图8是本发明芯片加工过程中淀积第二层氮化硅保护层后的AA'剖面示意图。
[0020]图9是本发明芯片加工过程中淀积第一层多晶硅结构层后的AA'剖面示意图。
[0021]图10是本发明芯片加工过程中第五次光刻形成腐蚀孔后的BB'剖面示意图。
[0022]图11是本发明芯片加工过程中腐蚀二氧化硅牺牲层后的BB'剖面示意图。
[0023]图12是本发明芯片加工过程中淀积第二层多晶硅形成密封腔体后的BB'剖面示意图。
[0024]附图标记说明:
1.单晶硅衬底，2.腔体，3.单晶硅薄膜，4.隔离槽，5.应变电阻，6.金属导线，7.氮化硅绝缘保护层8.多晶硅结构层9.方形腐蚀孔。
【具体实施方式】
[0025]下面通过附图对本发明作进一步说明:
本发明提供一种基于牺牲层技术的SOI压力敏感芯片，如图1和图2所示，其特征在于:该芯片采用绝缘层上的单晶硅薄膜(SOI)材料制造，包括SOI的单晶硅衬底1，单晶硅衬底1上方为SOI