一种用于脉冲式雷达测试的回波脉冲延迟产生装置的制造方法
【技术领域】
[0001 ]本发明属于信号处理技术领域，更为具体地讲，涉及一种用于脉冲式雷达高度或距离模拟测试过程中的回波脉冲延迟产生装置。
【背景技术】
[0002]雷达是一种利用电磁波进行距离(高度)和目标特征探测及测量的设备。雷达发射的调制信号经过目标反射面后产生回波，通过对接收到回波信号的时频特征进行分析处理，从而得到目标反射面相对于发射设备的方位、距离以及相关变化速率等信息。
[0003]雷达按其功能划分，可用于测高、预警、搜索、警戒、制导等场合;从工作体制上划分，可分为一次雷达和二次雷达;发射信号频率从米波一直覆盖到毫米波;从发射信号调制类型划分，雷达可分为连续波式和脉冲式两大类。
[0004]对于脉冲(调制)式的雷达，其工作原理是通过测量发射脉冲与回波脉冲间的传输时间差，再根据电磁波空间传播速度，计算出目标的相对距离以及目标特征等信息。脉冲式雷达相对于连续波式雷达，不仅具有更好的抗干扰性，而且在方位以及距离探测方面也具有较大的优势。
[0005]相对距离的计算公式为:
[0006]D = C.At/2 (I)；
[0007]其中，D为雷达与目标的相对距离，c为电磁波在空间的传播速度，At是发射信号时刻to与接收信号时刻。的时间差，S卩Δ t = t1-t0o
[0008]对脉冲式雷达进行测试，需要对发射出的脉冲信号进行跟踪，根据测试要求产生固定延迟或可变延迟的回波脉冲，将延迟后的回波脉冲连接到被测试雷达接收端，比较延迟的设定值与被测试雷达的解算值，从而判断被测试雷达的功能及指标是否正常。
[0009]由于电磁波在空间的传输速度c= 299792458m/s，因此在较短的距离下，收发脉冲的延迟很小。传统的测试方式大多采用固定长度的光纤延迟线、声表延迟线等器件对发射的脉冲信号(衰减和检波、比较和整形)进行延迟转发，只能模拟固定距离进行延迟，测试步骤繁琐，测试效率低，并且不能进行可变距离或方位的延迟模拟。另一种测试方式则是采用目标吊高或者实机挂飞的方式进行，这种方式虽然更为贴近脉冲式雷达真实工况，但存在测试平台搭建不便，测试周期长，测试成本高等不足之处。因此，如何实现较为快捷、灵活地回波脉冲延迟模拟及控制，在脉冲式雷达内外场各项功能及指标测试中，具有十分重要的工程应用价值。
【发明内容】
[0010]本发明的目的在于克服现有脉冲式雷达测试过程中，回波脉冲延迟产生技术的不足，提供一种用于脉冲式雷达测试的回波脉冲延迟产生装置，以进一步提高回波脉冲的延迟精度。
[0011]为实现上述发明目的，本发明用于脉冲式雷达测试的回波脉冲延迟产生装置，基于FPGA构建，包括:
[0012]计数延迟模块，用于接收设定延迟值，并进行延迟计数，当计数值与设定延迟值相等后，开启产生FIFO存储器的读使能信号；
[0013]其特征在于，还包括:
[0014]倍频及移相模块，其使用两级共三个PLL(锁相环)将基准时钟信号进行频率倍频和移相处理即:第一级为一个PLL，用于对基准时钟信号进行倍频及扇出，设置的倍频系数为M，设置两路扇出时钟信号，时钟信号频率为MfIN，相位差为180度，其中，fIN为基准时钟信号的频率;第二级为两个PLL，第一级的PLL扇出(输出)的两路时钟信号分别送入第二级的两个PLL，设置两个PLL分别输出N/2路时钟信号，每个PLL输出的每路时钟信号依次移相360/N度，即相邻的两路时钟信号相位差为360/N，这样两个PLL分别输出N/2路时钟信号组合起来，得到了 N路具有相同相位差为360/N的时钟信号；
[0015]N个IBit位宽的FIF0(First Input First Output，先入先出)存储单元，每一个FIFO存储器单元的读写时钟分别与倍频及移相模块产生的N路时钟信号连接，FIFO存储器的最大深度S为:
[0016]S = 2D/cTfifo= A VTfifo； (2)
[0017]其中，D为相对距离，单位为米，Tfifq是FIFO存储单元读写时钟周期即1/Mf IN，cTfifo表不电磁波在Tfifci时间内传输的距离，△ t是相对距离D对应的延迟时间；
[0018]数据汇集模块，有N个输入端，并分别与N个FIFO存储单元的输出端连接，用于将对N个FIFO存储器输出的数据进行汇集，得到回波脉冲延迟输出；
[0019]通过上位机根据需要模拟的相对距离D，设置对应的延迟时间，并发送延迟时间对应的设定延迟值到计数延迟模块;计数延迟模块收到设定延迟值后，首先通过异步清零控制端清空N个FIFO单元中的数据，然后等待脉冲信号输入;其中，所述脉冲信号为:脉冲式雷达发射端输出的大功率脉冲调制信号通过固定衰减器、检波器后得到的发射脉冲的检波框架信号，再将检波框架信号通过比较器进行比较整形和电平转换后得到的信号;所述脉冲信号分别连接到N个FIFO存储单元的数据输入端以及计数延迟模块；
[0020]当第一个脉冲信号上升沿到来时，计数延迟模块同时开启N个FIFO存储单元的写使能控制，输入的脉冲信号在N路时钟信号的上升沿被写入到相应的FIFO存储单元中；
[0021]在开启写使能操作的同时，计数延迟模块中的计数器开始工作；当计数到设定的延迟时间即计数值等于设定延迟值后，开启N个FIFO存储单元的读使能和数据汇集模块输出使能，此时，N个FIFO存储单元的读写使能、数据汇集输出使能均全部开启；在这种状态下，输入的脉冲信号在源源不断被分别写入到N个FIFO存储单元的同时，也按照先入先出的原则连续地从N个FIFO存储单元读取出来，然后输出到数据汇集模块进行“或”操作，得到回波脉冲延迟输出，该延迟输出再经过射频信号源，产生最终的回波信号送往雷达设备的接收端，从而完成高度或距离的延迟模拟。
[0022]本发明的目的是这样实现的。
[0023]本发明用于脉冲式雷达测试的回波脉冲延迟产生装置，是利用了FPGA器件的高集成度，高工作频率及并行处理能力强等特点，创造性的通过多路移相时钟对脉冲信号进行高速等效插值采样，用多路FIFO存储单元对脉冲信号进行无间断存储;计数延迟模块对存储数据控制读出的方式，解决了脉冲式雷达功能及指标测试过程中，对固定和可变延迟回波脉冲信号模拟的这一需求。
[0024]同时，采用多路移相时钟和多路FIFO存储器，利用插值计数的方法在较低时钟频率下实现了对输入脉冲信号的高精度延迟控制输出，满足了后端测试设备对回波脉冲信号延迟精度的需要。若基本时钟信号频率为fIN，使用锁相环进行M倍频和N路移相，则等效采样速度提高到MNf1N，采样存储脉冲数据的时间分辨率提高MN倍ο利用计数延迟模块，根据测试需要延迟读出存储在FIFO中的脉冲数据。由于计数及FIFO读写时钟频率也同样等效于丽fIN，因此延迟输出的控制精度提高到IAlNf IN。相比较于传统的脉冲信号延迟方法，本发明能够进行脉冲信号固定延迟和可变延迟的高精度控制输出，从而实现高度或距离回波信号的灵活模拟。本发明具有精度高、体积小、成本低、控制灵活，方便与其它测量仪器共同搭建测试平台和自动测试系统的特点。
[0025]本发明解决了现有脉冲式雷达测试过程中，回波脉冲延迟产生技术的不足，利用现场可编程门阵列(FPGA)逻辑器件内部丰富的布线资源、锁相环(PLL)以及存储单元，对输入的雷达脉冲信号进行采集存储、延迟转发，以实现在内外场测试条件下，对脉冲式雷达高度或距离回波信号的模拟，进行相关功能和指标的测试测量，满足设备研制，生产，测试和日常维护保障的需要。
【附图说明】
[0026]图1是本发明用于脉冲式雷达测试的回波脉冲延迟产生装置的具体应用示意图；
[0027]图2是本发明用于脉冲式雷达测试的回波脉冲延迟产生装置一种【具体实施方式】原理框图；
[0028]图3是本发明输入脉冲信号、回波脉冲延迟信号与多路移相时钟信号的时序关系示意图。
【具体实施方式】
[0029]下面结合附图对本发明的【具体实施方式】进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
[0030]图1是本发明用于脉冲式雷达测试的回波脉冲延迟产生装置的具体应用示意图。
[0031]在本实施例中，如图1所示，脉冲式雷达发射端输出的大功率脉冲调制信号通过固定衰减器衰减、检波器检波后得到的发射脉冲的检波框架信号，再将检波框架信号通过比较器进行比较整形和电平转换后得到的脉冲信号P1N，脉冲信号P1N输入到回波脉冲延迟产生装置得到回波脉冲延迟输出，该延迟输出再经过射频信号源，产生最终的回波信号送往雷达设备的接收端，从而完成高度或距离的延迟模拟。
[0032]图2是本发明用于脉冲式雷达测试的回波脉冲延迟产生装置一种【具体实施方式】原理框图。
[0033]在本实施例中，如图2所示，输入到FPGA的高精度外部时钟信号即基准时钟fIN首先进入到FPGA中的倍频及移相模块I的第一级PLL，第一级为一个PLL，设定该PLL工作于倍频模式，设置倍频系数为M倍，扇出半周期移相的两路同频信