一种sram型fpga触发器抗单粒子效应性能评估系统及方法
【技术领域】
[0001]本发明涉及一种SRAM型FPGA抗单粒子效应性能评估系统及方法，主要是单粒子翻转效应SEU(Single-Event Upset)，属于FPGA测试及福照试验领域。
【背景技术】
[0002]SRAM型FPGA在空间领域的应用除了要求其具有很高的可靠性以外，抗辐射是必须重点考虑的问题。SRAM型FPGA正常工作时，其中的触发器和存储器等单元存储的数据常随着电路的运行而发生改变，这些存储单元在数据保持稳定不变的状态下被高能粒子击中和在数据发生改变的过程中被高能粒子击中这两种情况下的单粒子翻转截面是否有差别，对SRAM型FPGA在空间辐射环境中工作的可靠性评价具有非常重要的意义。触发器在FPGA中分布广泛，在电路实际运行过程中正常的翻转也非常频繁，是单粒子翻转动态测试的另一个重点。
[0003]目前现有的关于触发器的动态SEU(Single-EventUpset)检测方法通常将触发器串成移位寄存器链，然后每两个相同长度的移位寄存器链组成一组。动态测试时向每组移位寄存器组中输入相同的数据，然后将每组移位寄存器组中两个移位寄存器链的输出数据进行比较，若输出数据相同则说明移位寄存器链中未发生过触发器翻转，不同则说明发生了翻转。这种方法实现复杂且不够准确，偶数次翻转和两条移位寄存器链中的同一位置的触发器翻转会造成该方法漏判。
[0004]现有的专利主要有:(I)一种基于JTAG接口的单粒子辐照试验测试系统及方法，申请号:201410706041.2，公开号:104483622A，该申请未涉及触发器测试。(2)SRAM型FPGA单粒子效应试验系统及方法，申请号:201110214108.7，公开号:102332307A，该专利中对只涉及触发器的静态测试，未阐述触发器动态测试;本专利中所涉及刷新操作由单片机处理器控制，未使用刷新芯片。(3)—种SRAM型FPGA单粒子辐照试验测试系统及方法，申请号:201310724722.7，公开号:103744014A，该专利中宏观阐述了FPGA配置存储器、块存储器、触发器等测试，关于触发器测试未详细阐述。
[0005]总之，上述现有技术不能对FPGA触发器抗单粒子效应性能进行准确全面的评估，本发明克服现有技术不足，提供了一种准确可靠的FPGA触发器抗单粒子效应性能评估系统及方法。
【发明内容】
[0006]本发明所要解决的技术问题是:克服现有技术的不足，提供了一种FPGA触发器抗单粒子效应性能评估系统及方法，通过使用FPGA内置CAPTURE模块把触发器数据抓捕到配置存储器中并回读比较来完成触发器SElKSingle-Event Upset)静态测试，使用由触发器配置而成的移位寄存器链输入输出数据序列对比来完成触发器SEU(Single-Event Upset)动态测试，可以使系统更加稳定，评估结果更加准确和可靠。
[0007]本发明的技术方案:一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，包括上位机和测试板;上位机放置于试验监控室，用于进行试验设置、试验过程控制和试验结果显示；测试板放置于辐照试验室；测试板包括控制处理FPGA、配置PROM、刷新芯片、存储PROM、SRAM及被测FPGA;所述控制处理FPGA分别与被测FPGA、刷新芯片、存储PROM、SRAM、配置PROM、通信接口相连;控制处理FPGA通过通信接口与上位机相连;存储PROM用于存储用来配置被测FPGA的测试码流，以供刷新芯片读取;配置PROM用于存储配置控制处理FPGA的配置码流;被测FPGA置于辐照试验区；控制处理FPGA包括通信模块、过程控制模块、被测FPGA配置模块、SELECTMAP回读模块、SRAM读写模块；
[0008]分为静态测试和动态测试，静态测试为:
[0009]上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
[0010]上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中；辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据;辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-Event Upset)测试结果回传上位机；
[0011 ]动态测试为:将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single-Event Upset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对比数据“0101”实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU测试结果回传上位机。
[0012]通信接口采用USB接口，通信模块采用USB通信模块。
[0013]进行FPGA触发器动态SElKSingle-Event Upset)测试时，将被测FPGA中触发器配置成移位寄存器链并保持其数据初值为I，由控制处理FPGA给移位寄存器链提供移位操作时钟，将移位操作时钟进行2分频、相移90度并保持其初值为O，作为移位寄存器链的数据输入。
[0014]一种SRAM型FPGA触发器抗单粒子效应性能评估测试方法，其特征在于:包括分为静态测试和动态测试，其中:
[0015]静态测试为:
[0016]上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
[0017]上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制模块识别回读被测FPGA触发器数据指令后，设置被测FPGA中CAPTURE信号，将触发器中数据抓捕到被测FPGA中的配置存储器中。辐照前，通过SELECTMAP回读模块对被测FPGA中触发器对应的配置存储器中数据进行回读，作为试验的原始对比数据;辐照开始后，实时回读触发器中的数据并与原始对比数据进行比较，统计翻转数并存储于SRAM静态翻转数存储区，在收到上位机回传结果指令后，控制处理FPGA中的过程控制模块和通信模块将触发器静态单粒子翻转SEU(Single-Event Upset)测试结果回传上位机；
[0018]动态测试为:
[0019]将被测FPGA中触发器配置成移位寄存器链，开始触发器动态单粒子翻转SEU(Single-Event Upset)测试前，上位机下发刷新指令通过通信接口传至FPGA中的通信模块，过程控制模块识别刷新指令后控制刷新芯片加载存储PROM中数据对被测FPGA进行刷新操作，刷新完成后，控制处理FPGA检测到移位寄存器链数据输出波形的下降沿到来后，将移位寄存器链输出数据序列与原始对比数据“0101”实时进行对比，统计翻转数并存储于SRAM动态翻转数存储区，收到上位机回传结果指令后，通过处理控制FPGA中过程控制模块和通信模块将触发器动态SEU(Single-Event Upset)测试结果回传上位机。
[0020]本发明与现有技术相比具有的优点是:
[0021](I)本发明中的触发器静态测试利用FPGA芯片内置的CAPTURE模块把用户触发器的数据抓捕到配置存储器中，然后就可以通过SELECTMAP回读模块在回读配置存储器、块存储器数据的同时来进行用户触发器数据的获取，简化了试验流程，提高了试验效率。
[0022](2)本发明中将被测FPGA触发器配置成移位寄存器链，由控制处理FPGA给移位寄存器链提供移位操作时钟，将移位操作时钟进行分频、相移处理后，作为移位寄存器链的数据输入，移位寄存器链输出数据序列与原始对比数据“0101”对比来完成触发器SEU(Single-Event Upset)动态测试。这种测试方法增强了数据对比的准确性和可靠性。
【附图说明】
[0023]图1为本发明测试系统总体结构框架图；
[0024]图2为FPGA触发器抗单粒子效应性能测试流程示意图。
【具体实施方式】
[0025]如图1所示，本发明的一种SRAM型FPGA触发器抗单粒子效应性能评估测试系统，包括上位机和测试板;上位机放置于试验监控室，用于进行试验设置、试验过程控制和试验结果显示；测试板放置于辐照试验室；测试板包括控制处理FPGA、配置PR0M、刷新芯片、存储PR0M、SRAM及被测FPGA;所述控制处理FPGA分别与被测FPGA、刷新芯片、存储PR0M、SRAM、配置PR0M、通信接口相连;控制处理FPGA通过通信接口与上位机相连;存储PROM用于存储用来配置被测FPGA的测试码流，以供刷新芯片读取;配置PROM用于存储配置控制处理FPGA的配置码流;被测FPGA置于辐照试验区；控制处理FPGA包括通信模块、过程控制模块、被测FPGA配置模块、SELECTMAP回读模块、SRAM读写模块;通信接口采用USB接口，通信模块采用USB通信模块。
[0026]本发明分为静态测试和动态测试，静态测试为:
[0027]上位机下发烧写SRAM指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别SRAM指令后控制SRAM读写模块将下发的被测FPGA码流烧写至SRAM配置码流存储区；上位机发出配置指令通过通信接口传至控制处理FPGA中的通信模块，过程控制模块识别配置指令后从SRAM中读取配置码流通过被测FPGA配置模块对被测FPGA进行配置，配置码流将被测FPGA中触发器配置成移位寄存器链；
[0028]上位机下发回读被测FPGA触发器数据指令，通过通信接口传至FPGA中的通信模块，过程控制