一种利用单片机实现高精度B码对时的卫星时钟装置的制作方法

本实用新型属于B码对时技术领域，尤其涉及一种利用单片机实现高精度B码对时的卫星时钟装置。

背景技术：

随着电力需求的不断增长，电网结构越来越复杂，为了保证电力系统的安全稳定运行，提高自动化控制水平和电网发生故障后的准确分析定位、判断事故原因，需要实现电网时间的精确和统一。IRIG-B码(简称B码)对时由于其对时精度高、稳定性强，成为国家电网公司发布的《关于加强电力二次系统时钟管理的通知》中明确要求的对时模式之一，所有的卫星时钟装置都必须支持输出IRIG-B码对时功能

通过IRIG-B码实现授时过程中，能够将绝对时间同步发送到电力行业的自动设备中，相比与传统的秒脉冲对时，要求更高，实现也更为复杂，需要卫星时钟装置的处理器更多干预。由于单片机工作原理的局限，无法保证IRIG-B码的P0码元上升沿的准确性，常用的方法是增加FPGA芯片或者CPLD芯片来辅助单片机实现IRIG-B码授时，但无论是FPGA芯片还是CPLD芯片都需要专用的软件来进行单独编程和烧录，对硬件设计也会提出更高的要求，增加卫星时钟装置的开发难度、生产调试工作量和装置硬件成本。

技术实现要素：

鉴于上述问题，本实用新型的目的在于提供一种利用单片机实现高精度B码对时的卫星时钟装置，旨在解决现有卫星时钟装置开发难度大、成本较高的技术问题。

本实用新型采用如下技术方案：

所述利用单片机实现高精度B码对时的卫星时钟装置包括卫星时钟模块、单片机、与门和或门，所述卫星时钟模块输出基准秒脉冲波形至所述单片机和与门，所述单片机一方面输出B码参考波形至所述或门，另一方面输出方波输出波形至所述与门，所述与门根据所述基准秒脉冲波形和方波输出波形输出辅助输出波形至所述或门，所述或门根据所述B码参考波形和辅助输出波形输出B码输出波形。

进一步的，所述或门为SN74LVC1G32芯片，所述与门为SN74LVC1G08芯片。

本实用新型的有益效果是：本装置结构简单，设置一块单片机以及一个与门和或门，并设置单片机的一个管脚输出一个方波，几乎不增加装置调试工作量，开发难度比较低；而且整体结构简单，成本低，对时非常精确，滞后时间稳定，小于20纳秒，完全满足国家标准的要求。

附图说明

图1是本实用新型实施例提供的卫星时钟装置的结构图；

图2是本实用新型实施例提供的卫星时钟装置中的各个波形图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明。

简单通过单片机实现IRIG-B码授时，需要按照卫星时钟模块输出的基准秒脉冲波形做为IRIG-B码的P0码元上升沿的依据，由于单片机代码执行需要时间，输出P0码元的上升沿必然会滞后于卫星时钟模块输出的基准秒脉冲，滞后时间与单片机的速度、中断处理的方法、中断发生时刻的工作状态相关，即使以最快的模式处理中断也需要执行至少10余条指令，使得滞后时间都在微秒级，无法满足国家标准的要求。而且性能越强大的单片机，其中断处理会更复杂，需要更多的指令，仅仅通过选择更高性能的单片机无法减少滞后时间。因此简单单片机无法实现精确B码对时。

为此，本实用新型使用简单的外围电路设计，消除单片机代码处理所带来延时，对单片机的性能没有特别要求，实现低成本、高精度的IRIG-B码授时。

具体的，如图1所示，本实施例提供的利用单片机实现高精度B码对时的卫星时钟装置包括卫星时钟模块1、单片机2、与门3和或门4，所述卫星时钟模块1输出基准秒脉冲波形至所述单片机2和与门3，所述单片机2一方面输出B码参考波形至所述或门4，另一方面输出方波输出波形至所述与门3，所述与门3根据所述基准秒脉冲波形和方波输出波形输出辅助输出波形至所述或门4，所述或门4根据所述B码参考波形和辅助输出波形输出B码输出波形。

本实施例中，所述与门为SN74LVC1G08单与门芯片，所述或门为SN74LVC1G32单或门芯片。参照图2所示的波形图，卫星时钟模块输出基准秒脉冲波形至单片机和与门，基准秒脉冲波形是一个方波，周期t1＝1秒，其中高电平持续时间为t2，t2的时间规定较为宽泛，从50到200ms都符合国家标准。基准秒脉冲波形进入单片机后，单片机将根据IRIG-B码的国家标准，从硬件管脚输出B码参考波形，并接入或门。根据国家标准的要求，IRIG-B码每秒钟输出100个码元，组成一组，每个码元10毫秒，共有P码(高电平8毫秒)，1码(高电平5毫秒)，0码(高电平2毫秒)三种类型的码元，每组码元的第一个码元和最后一个码元分别被称为P0码和PR码，P0码的上升沿做为每组码元的起始时刻，需要与秒脉冲的上升沿对齐。图2中，理论上P0码上升沿需要和基准秒脉冲上升沿对齐。

但是由于单片机的代码执行需要时间，单片机管脚输出P0码元的上升沿必然会滞后于卫星时钟模块输出的基准秒脉冲上升沿，滞后时间与单片机的速度、中断处理的方法、中断发生时刻单片机的工作状态相关，滞后的时间在微秒级，无法达到国家标准的要求。需要说明的是，为了描述清晰，图2所示的延时不合比例，但不影响本实施方式的说明。

为了消除上述的滞后时间，单片机需要额外输出一个方波输出波形并接入所述与门。如图2所示，其上升沿在基准秒脉冲波形的下降沿之后均可，其下降沿在P0码的高电平时间输出，本设计的上升沿在IRIG-B码输出第80个码元后产生，下降沿在P0码的高电平第3毫秒产生，高电平持续时间大约为203毫秒。基准秒脉冲波形和方波输出波形接入与门进行与操作，产生的辅助输出波形接入或门。

辅助输出波形的上升沿与基准秒脉冲波形的上升沿几乎对齐，滞后时间仅为单与门芯片的固有延时，小于10纳秒，图示中予以忽略。辅助输出波形的下降沿与方波输出波形下降沿对齐，滞后时间也小于10纳秒，图示中也予以忽略。辅助输出波形的高电平持续时间大约为3毫秒。

单片输出的B码参考波形和辅助输出波形接入与门后进行或操作，产生B码输出波形为最终的IRIG-B码输出波形。

由于辅助输出波形的高电平持续时间仅为3毫秒左右，在单片机的B码参考波形的P0码下降沿到达之前就已经结束，变为低电平，所以或操作不会对P0码之后的其他码元产生影响，唯一的作用是将B码输出波形的P0码上升沿与辅助输出波形的上升沿对齐，B码输出波形的P0码上升沿较辅助输出波形上升沿的滞后时间仅为或门的固有延时，小于10纳秒，图示中予以忽略。

经过以上设计，最终的IRIG-B码输出波形的P0码上升沿与基准秒脉冲波形的上升沿相比，滞后时间仅为单与门芯片的固有时间加上单或门芯片的固有时间，滞后时间非常稳定，小于20纳秒，完全满足国家标准的要求。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。