技术总结
本发明公开了一种基于抽头延时线的高精度多通道时间数字转换器(TDC)设计方案。该发明首次提出了次级延时性平均结构，抽头时序测试方法，补偿计数架构和混合式非线性校准技术以提高TDC的线性度并解决气泡和missing‑code现象，通过对累积非线性和bin‑width误差进行校正，显著提高了TDC的线型度。本发明在保持较低的逻辑资源消耗上在FPGA和ASIC等平台上实现多通道设计。在20nm的FPGA芯片上，时间分辨率可达5皮秒，线性度较传统设计显著提高。并在单芯片上实现了96通道的TDC阵列。本发明克服了限制TDC测量性能的非线性问题并通过多种创新方法实现多通道设计，极大提高了TDC的应用价值。
技术研发人员：陈昊昌;李大卫
受保护的技术使用者：陈昊昌;李大卫
技术研发日：2018.07.02
技术公布日：2020.01.10