一种新型时钟芯片供电电路的制作方法

本发明涉及芯片工作电路技术领域，具体涉及一种新型时钟芯片供电电路。

背景技术：

随着经济和工业的发展，很多电子产品都具有日历和时间的显示功能，并且日历和时间在电源断电情况下能够自动更新，因为大多数时钟芯片在主电源断开后，通过3v锂铁纽扣电池对时钟芯片进行供电，但是3v锂铁纽扣电池不能充电，且受自身体积影响其按时总量不能做大，所以在使用一段时间(2至3年)后，3v锂铁纽扣电池便不能提供足够的电压供时钟芯片使用，从而导致日历和时间不能及时更新，造成日历和时间显示不准确。

技术实现要素：

针对现有技术的不足，本发明提供了一种新型时钟芯片供电电路，在电路中加入低压大容量电容，纽扣电池与低压大容量电容相互配合，协同给时钟芯片供电，延长纽扣电池的使用寿命。

为实现以上目的，本发明通过以下技术方案予以实现：

一种新型时钟芯片供电电路，包括主电源部件、时钟电路部件、一号辅助供电电源部件和二号辅助供电电源部件，所述主电源部件通过导线与时钟电路部件和一号辅助供电电源部件连接，所述二号辅助供电电源部件通过导线与时钟电路部件连接，所述主电源部件包括+5v电源、二极管d1和二极管d2，所述时钟电路部件包括时钟芯片、电阻r1、电阻r2、晶振x1和偏置电容c2，所述时钟芯片包括u1.vcc、u1.x1、u1.x2、u1.scl和u1.sda，所述一号辅助供电电源部件包括二极管d4和低压大容量电容c1，所述二号辅助供电电源部件包括二极管d3和纽扣电池b1；所述+5v电源通过二极管d1与低压大容量电容c1的正端连接，所述+5v电源通过二极管d2与u1.vcc连接，所述低压大容量电容c1通过二极管d4与u1.vcc连接，所述纽扣电池b1通过二极管d3与u1.vcc连接。

进一步的，所述u1.x1与晶振x1和偏置电容c2的一端连接，所述u1.x2与晶振x1的另一端连接，所述偏置电容c2的另一端与地线相连。

进一步的，所述u1.scl的端口与电阻r2的一端连接，所述电阻r2的另一端与+5v电源连接，所述u1.sda的端口与电阻r1的一端连接，所述电阻r1的另一端与+5v电源连接。

由于采用上述的技术方案，本发明的有益如下：

当时钟电路正常上电工作时，时钟电路由主电源部件进行供电，且主电源部件能够瞬间给一号辅助供电电源部件充电，在主电源部件断电后，一号辅助供电电源部件的电压大于二号辅助供电电源部件的电压，一号辅助供电电源部件直接给时钟电路供电，由于电容量电容材质采用低漏电率，时钟电路本身耗电非常低，所以一号辅助供电电源部件会长时间(3天时间)独自给时钟电路供电；综上所述，如果经常使用主电源部件对时钟电路进行上电使用，那么二号辅助供电电源部件绝大时间处于备用状态，这样纽扣电池电量能长时间维持充足状态。

附图说明

图1是本发明的结构示意图；

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，一种新型时钟芯片供电电路，包括主电源部件、时钟电路部件、一号辅助供电电源部件和二号辅助供电电源部件，主电源部件通过导线与时钟电路部件和一号辅助供电电源部件连接，二号辅助供电电源部件通过导线与时钟电路部件连接，主电源部件包括+5v电源、二极管d1和二极管d2，时钟电路部件包括时钟芯片、电阻r1、电阻r2、晶振x1和偏置电容c2，时钟芯片包括u1.vcc、u1.x1、u1.x2、u1.scl和u1.sda，一号辅助供电电源部件包括二极管d4和低压大容量电容c1，二号辅助供电电源部件包括二极管d3和纽扣电池b1；+5v电源通过二极管d1与低压大容量电容c1的正端连接，+5v电源通过二极管d2与u1.vcc连接，低压大容量电容c1通过二极管d4与u1.vcc连接，纽扣电池b1通过二极管d3与u1.vcc连接。

其中，u1.x1与晶振x1和偏置电容c2的一端连接，u1.x2与晶振x1的另一端连接，偏置电容c2的另一端与地线相连。

其中，u1.scl的端口与电阻r2的一端连接，电阻r2的另一端与+5v电源连接，u1.sda的端口与电阻r1的一端连接，电阻r1的另一端与+5v电源连接。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。