参考电压产生器的制作方法

本申请要求提交于2014年12月15日的申请号为10-2014-0180685的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种实施方式涉及一种参考电压产生器。

背景技术：

参考电压产生器产生参考电压。参考电压产生器用于半导体器件和半导体系统两者中。为了产生恒定的参考电压，参考电压产生器需要设计为使其不受输入功率和温度的变化的影响。

随着半导体器件的集成度的增大以及其操作变得日益复杂，温度的变化将会增强半导体器件的性能恶化。例如，当温度增大时，流经半导体器件中的元件的电流量会降低，使得半导体器件的操作速度降低。

技术实现要素：

本发明的各种实施方式指向一种参考电压产生器，其能够无视温度的变化而产生恒定的参考电压。

根据本发明的一个实施方式，一种参考电压产生器，包括第一电路，适于产生恒定的第一分电压和第二分电压；以及第二电路，基于第一分电压和第二分电压而保持恒定的电压差从而输出参考电压。

根据本发明的一个实施方式，一种参考电压产生器，包括镜像电路，适于产生恒定的第一分电压和第二分电压；第一电压产生电路，适于基于第一分电压产生第一电流并且基于第一电流产生第一电压；以及第二电压产生电路，基于第二分电压产生第二电流以及基于第二电流产生低于第一电压的第二电压，其中所述第二电压产生电路将第一电压和第二电压之间的电压差保持为参考电压。

根据本发明的一个实施方式，一种参考电压产生器，包括镜像电路，产生恒定的第一分电压和第二分电压；第一电压产生电路，适于基于第一分电压产生第一电压；以及第二电压产生电路，适于基于第二分电压产生低于第一电压的第二电压，其中，第二开 关具有低于第一开关的阈值电压从而保持第一电压和第二电压之间的电压差，并且输出对应于电压差的第一参考电压。

附图说明

图1是描述了根据本发明一个实施方式的参考电压产生器的电路图；

图2是描述了根据本发明一个实施方式的参考电压产生器的电路图；

图3是描述了根据本发明一个实施方式的参考电压产生器的电路图；

图4是描述了根据本发明一个实施方式的存储系统的框图；

图5是描述了根据本发明一个实施方式的存储系统的框图；

图6是描述了根据本发明一个实施方式的计算系统的示图。

具体实施方式

接下来，将参照附图对各种示例性的实施方式进行详细描述。在附图中，为了便于描述，组件的厚度和长度可能会放大。在接下来的描述中，为了简便和简洁起见可能省略对于相关功能和构成的详细解释。贯穿说明书和附图，相同的参考标号指代相同的元件。

附图并不必然按照比例并且在某些例子中，其比例可能被放大从而清楚地描述实施方式的特征。还注意到在本说明书中，“连接/耦接”指的是一个组件不仅仅直接耦接到另一组件，还通过中间组件间接地耦接到另一组件。此外，除非特别提及，单数形式可以包括复数形式。

图1是描述了根据本发明一个实施方式的参考电压产生器100的电路图。

参照图1，参考电压产生器100可以包括镜像电路110、第一电压产生电路120以及第二电压产生电路130。

镜像电路110可以耦接在被施加电源电压VDD的第一节点N1和接地端子之间，并且产生恒定的第一分电压和第二分电压。例如，镜像电路110可以包括第一开关S1、第二开关S2、第三开关S3、第四开关S4以及第一电阻器R1。第一开关S1可以包括耦接在第一节点N1和第二节点N2之间的PMOS晶体管，并且由第三节点N3的电压控制。第二节点N2和第三节点N3的初始值可以设置为低。第二开关S2可以包括耦接在第二节点N2和第四节点N4之间的NMOS晶体管，并且由第五节点N5的电压控制。第一电 阻器R1可以耦接在第四节点N4和接地端子之间。第三开关S3可以包括耦接在第一节点N1和第五节点N5之间的PMOS晶体管，并且由第三节点N3的电压控制。第四开关S4可以包括耦接在第五节点N5和接地端子之间的NMOS晶体管，并且由第五节点N5的电压控制。第一和第三开关S1和S3与第二和第四开关S2和S4以镜像的配置来耦接。然而，由于第一电阻器R1耦接到第四节点N4，在第二节点N2和第五节点N5之间可能产生电压差。施加到第二节点N2的电压可以被定义为第一分电压，并且施加到第五节点N5的电压可以被称为第二分电压。第一分电压和第二分电压可以通过对施加到第一节点N1的电源电压VDD进行分压而获得。

第一电压产生电路120可以包括第五开关S5和第六开关S6。第五开关S5可以包括耦接在第一节点N1和第六节点N6之间的PMOS晶体管，并且由第二节点N2的电压控制。第六开关S6可以包括耦接在第六节点N6和接地端子之间的NMOS晶体管，并且由第六节点N6的电压控制。由于第一分电压而流经第五开关S5的电流可以被定义为第一电流I1。由第一电流I1引起的第六节点N6的电压可以被定义为第一电压Vgs1。

第二电压产生电路130可以包括第七开关S7和第八开关S8。第七开关S7可以包括耦接在第一节点N1和第七节点N7之间的NMOS晶体管，并且由第六节点N6的电压控制。第八开关S8可以包括耦接在第七节点N7和接地端子之间的NMOS晶体管，并且由第五节点N5的电压控制。由于第二分电压而流经第八开关S8的电流可以被定义为第二参考电流I2。由第二参考电流I2引起的第七节点N7的电压可以被定义为第二电压Vgs2。第七节点N7可以是参考电压产生器100的输出节点。换句话说，第二电压Vgs2可以是第一参考电压Vref1。

为了获得温度补偿，第一电压产生电路120的第六开关S6以及第二电压产生电路130的第七开关S7可以包括具有不同阈值电压的NMOS晶体管。例如，当第六开关S6具有第一阈值电压，第七开关S7可以具有低于第一阈值电压的第二阈值电压。开关之间的阈值电压的差可以通过各种方法来获得。例如，开关可以形成为具有不同的尺寸，或是掺杂区域可以具有不同的杂质浓度，因此可以在开关之间产生阈值电压差。

下面将描述参考电压产生器100的操作。

由于第三节点N3具有低初始电压，恒定电流可以流经第一开关S1和第三开关S3。因此，电源电压VDD的分压电压可以被传送到第二节点N2和第五节点N5。由于低于电源电压VDD的正电压被施加到第五节点N5，形成在第二开关S2和第四开关S4之中的通道可能导致形成通过第一节点N1、第二节点N2、第二开关S2、第四节点N4、第一电阻器R1和接地端子的电流路径，以及形成通过第一节点N1、第三开关S3、第五节 点N5、第四开关S4和接地端子的电流路径。由于第一开关S1到第四开关S4以电流镜的配置而耦接，恒定的第一分电压可以施加到第二节点N2，并且恒定的第二分电压可以施加到第五节点N5。由于第五开关S5的通道因为第一分电压而保持恒定，恒定的第一电流I1可以流经第五开关S5。由于第八开关S8的通道因为第二分电压而保持恒定，恒定的第二电流I2可以流经第八开关S8。由于第六开关S6和第七开关S7的阈值电压彼此不同，因此在第一电流I1和第二电流I2之间可能存在差。因此，在第一电压Vgs1和第二电压Vgs2之间可能存在差。然而，由于第六开关S6和第七开关S7都包括NMOS晶体管，其电气特性可以响应于温度的变化而以相同的方式发生改变。由此，第一电压Vgs1和第二电压Vgs2之间的差可能具有恒定值。第一电压Vgs1和第二电压Vgs2之间的差可以是第一参考电压Vref1，其通过第七节点N7而输出。因此，第一参考电压Vref1可以具有无视于温度变化而恒定的值。

图2是描述了根据本发明一个实施方式的参考电压产生器200的电路图。

参照图2，参考电压产生器200可以进一步包括电压修正电路210，其修正自参考电压产生器100输出的第一参考电压Vref1。

参考电压产生器200可以包括镜像电路110、第一电压产生电路120、第二电压产生电路130以及电压修正电路210。

镜像电路110可以耦接在被施加电源电压VDD的第一节点N1和接地端子之间，并且产生恒定的第一分电压和第二分电压。例如，镜像电路110可以包括第一开关S1到第四开关S4以及第一电阻器R1。第一开关1可以包括耦接在第一节点N1和第二节点N2之间的PMOS晶体管，并且由第三节点N3的电压控制。第二节点N2和第三节点N3的初始值可以设置为低。第二开关S2可以耦接在第二节点N2和第四节点N4之间并且由第五节点N5的电压控制。第一电阻器R1可以包括耦接在第四节点N4和接地端子之间的NMOS晶体管。第三开关S3可以包括耦接在第一节点N1和第五节点N5之间的PMOS晶体管，并且由第三节点N3的电压控制。第四开关S4可以包括耦接在第五节点N5和接地端子之间的NMOS晶体管，并且由第五节点N5的电压控制。第一和第三开关S1和S3与第二和第四开关S2和S4以镜像的配置来耦接。然而，由于第一电阻器R1耦接到第四节点N4，在第二节点N2和第五节点N5之间可能产生电压差。施加到第二节点N2的电压可以被定义为第一分电压，并且施加到第五节点N5的电压可以被定义为第二分电压。第一分电压和第二分电压可以通过对施加到第一节点N1的电源电压VDD进行分压而获得。

第一电压产生电路120可以包括第五开关S5和第六开关S6。第五开关S5可以包 括耦接在第一节点N1和第六节点N6之间的PMOS晶体管，并且由第二节点N2的电压控制。第六开关S6可以包括耦接在第六节点N6和接地端子之间的NMOS晶体管，并且由第六节点N6的电压控制。由于第一分电压而流经第五开关S5的电流可以被定义为第一电流I1，并且由第一电流I1引起的第六节点N6的电压可以被定义为第一电压Vgs1。

第二电压产生电路130可以包括第七开关S7和第八开关S8。第七开关S7可以包括耦接在第一节点N1和第七节点N7之间的NMOS晶体管，并且由第六节点N6的电压控制。第八开关S8可以包括耦接在第七节点N7和接地端子之间的NMOS晶体管，并且由第五节点N5的电压控制。由于第二分电压而流经第八开关S8的电流可以被定义为第二参考电流I2。由第二参考电流I2产生的第七节点N7的电压可以被定义为第二电压Vgs2。第七节点N7可以是参考电压产生器100的输出节点。换句话说，第二电压Vgs2可以是第一参考电压Vref1。

为了实现温度补偿，第一电压产生电路120的第六开关S6以及第二电压产生电路130的第七开关S7可以包括具有不同阈值电压的NMOS晶体管。例如，当第六开关S6具有第一阈值电压，第七开关S7可以具有低于第一阈值电压的第二阈值电压。开关之间的阈值电压的差可以通过各种方法来获得。例如，开关可以形成为具有不同的尺寸，或是掺杂区域可以具有不同的杂质浓度，使得可以在开关之间产生阈值电压差。

当第六开关S6和第七开关S7的阈值电压彼此不同时，流经第六节点N6和第七节点N7的电流之间可能存在差。结果是，在第一电压Vgs1和第二电压Vgs2之间可能存在差。由于第六开关S6和第七开关S7包括NMOS晶体管，其电气特性根据温度的变化而等同地发生改变(即，以均匀或是基本相似的方式发生改变)。由此，第一电压Vgs1和第二电压Vgs2之间的差可以具有恒定值。由于第一电压Vgs1和第二电压Vgs2之间的差可以是通过第七节点N7而输出的第一参考电压Vref1，因此，第一参考电压Vref1可以具有无视于温度变化而恒定的值。

电压修正电路210可以包括第九开关S9以及第十开关S10。第九开关S9可以包括耦接在第七节点N7和第八节点N8之间的NMOS晶体管，并且由第七节点N7的电压(即第一参考电压Vref1)来控制。第十开关S10可以包括耦接在第八节点N8和接地端子之间的NMOS晶体管，并且由第八节点N8的电压来控制。第九开关S9和第十开关S10可以包括具有基本上相同的电气特性的NMOS晶体管。由第九开关S9和第十开关S10分压的电压可以被施加到第八节点N8并且是第二参考电压Vref2。换句话说，当输出恒定的第一参考电压Vref1时，无视于温度的变化，电压修正电路210可以对第一参考电压Vref1进行分压从而产生第二参考电压Vref2，其低于第一参考电压Vref1并且具有恒定电压。

图3是描述了根据一个实施方式的参考电压产生器300的电路图。

参照图3，参考电压产生器300可以包括镜像电路110、第三电压产生电路310以及第四电压产生单元320。

镜像电路110可以耦接到被施加电源电压VDD的第一节点N1和接地端子之间，并且产生恒定的第一分电压和第二分电压。例如，镜像电路110可以包括第一开关S1到第四开关S4以及第一电阻器R1。第一开关1可以包括耦接在第一节点N1和第二节点N2之间的PMOS晶体管，并且由第三节点N3的电压控制。第二节点N2和第三节点N3的初始值可以设置为低。第二开关S2可以包括耦接在第二节点N2和第四节点N4之间的NMOS晶体管，并且由第五节点N5的电压控制。第一电阻器R1可以耦接在第四节点N4和接地端子之间。第三开关S3可以包括耦接在第一节点N1和第五节点N5之间的PMOS晶体管，并且由第三节点N3的电压控制。第四开关S4可以包括耦接在第五节点N5和接地端子之间的NMOS晶体管，并且由第五节点N5的电压控制。第一和第三开关S1和S3与第二和第四开关S2和S4以镜像的配置来耦接。然而，由于第一电阻器R1耦接到第四节点N4，在第二节点N2和第五节点N5之间可能产生差。施加到第二节点N2的电压可以被定义为第一分电压，并且施加到第五节点N5的电压可以被定义为第二分电压。第一分电压和第二分电压可以通过对施加到第一节点N1的电源电压VDD进行分压而获得。

第三电压产生电路310可以包括第五开关S5和第六开关S6。第五开关S5可以包括耦接在第一节点N1和第六节点N6之间的PMOS晶体管，并且由第六节点N6的电压控制。第六开关S6可以包括耦接在第六节点N6和接地端子之间的NMOS晶体管，并且由第三电流I3控制。流经第六开关S6的电流可以被定义为第三电流I3，并且第六节点N6的电压可以被定义为第三电压Vgs3。

第四电压产生单元320可以包括第十一开关S11和第十二开关S12。第十一开关S11可以包括耦接在第一节点N1和第七节点N7之间的PMOS晶体管，并且由第四电流I4控制。第十二开关S12可以包括耦接在第七节点N7和接地端子之间的PMOS晶体管，并且由第三电压Vgs3控制。流经第十一开关S11的电流可以被定义为第四电流I4。第七节点N7的电压可以被定义为第四电压Vgs4。第七节点N7可以是参考电压产生器300的输出节点。换句话说，第四电压Vgs4可以是第三参考电压Vref3。

为了实现温度补偿，第三电压产生电路310的第五开关S5以及第四电压产生单元320的第十二开关S12可以包括具有不同阈值电压的PMOS晶体管。例如，当第五开关S5具有第三阈值电压时，第十二开关S12可以具有低于第三阈值电压的第四阈值电压。 开关之间的阈值电压的差可以通过各种方法来获得。例如，开关可以形成为具有不同的尺寸，或是掺杂区域可以具有不同的杂质浓度，使得可以在开关之间产生阈值电压差。

当第五开关S5和第十二开关S12的阈值电压彼此不同时，第三参考电流I3和第四参考电流I4之间可能存在差。结果是，在第二电压Vgs2和第四电压Vgs4之间可能存在差。由于第五开关S5和第十二开关S12包括PMOS晶体管，其电气特性可以根据温度的变化而等同地发生改变。由此，第三电压Vgs3和第四电压Vgs4之间的差可以具有恒定值。第三电压Vgs3和第四电压Vgs4之间的差可以是第三参考电压Vref3，其通过第七节点N7而输出，因此，第三参考电压Vref3可以具有无视于温度变化而恒定的值。

虽然图3中未示出，可以通过将图2中示出的电压修正电路210耦接到参考电压产生器300的第七节点N7来控制参考电压。

图4是描述了根据本发明一个实施方式的存储系统2000的框图。

参照图4，存储系统2000可以包括主机2100以及固态驱动器(SSD)2200。SSD 2200可以包括SSD控制器2210、缓冲存储器2220以及多个半导体存储器件1100。所述存储系统2000的组件可以由根据本发明的实施方式的参考电压产生器产生的参考电压来驱动。

SSD控制器2210可以提供主机2100和SSD2200之间的物理连接。换句话说，SSD控制器2210可以根据主机2100的总线格式执行与SSD 2200的对接。SSD控制器2210可以对自主机2100提供的命令进行解码。根据解码结果，SSD控制器2210可以访问半导体存储器件1100。作为主机2100的总线格式，可以包括通用串行总线(USB)、小型计算机系统接口(SCSI)、外围组件互连表达(PCI-E)、高级技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)以及串列SCSI(SAS)。

缓冲存储器2220可以临时存储自主机2100提供的程序数据或是从半导体存储器件1100读取的数据。当主机2100作出读取请求时，如果从半导体存储器件1100读取的数据被缓存，则缓冲存储器2220可以支持缓存功能从而直接将缓存的数据提供给主机2100。通常，主机2100的总线格式(例如，SATA或SAS)的数据传送速度可能高于SSD 2200的存储器通道的传送速度。换句话说，当主机2100的接口速度高于SSD 2200的存储器通道的传送速度时，通过提供具有大容量的缓冲存储器2220而可以使得由速度差异导致的性能降低得以最小化。缓冲存储器2220可以被提供作为同步DRAM从而提供SSD 2200中足够的缓冲。

半导体存储器件1100可以被提供作为SSD 2200的储存介质。例如，半导体存储器 件1100的每一个可以被提供作为具有大储存容量的非易失性存储器件。半导体存储器件1100的每一个可以被提供作为NAND类型的闪存存储器。

图5是描述了根据本发明一个实施方式的存储系统3000的框图。

参照图5，存储系统3000可以包括存储器控制单元3100和半导体存储器件1100。存储系统3000的组件可以由根据本发明的实施方式的参考电压产生器产生的参考电压来驱动。

半导体存储器件1100可以被提供作为存储系统3000的储存介质。

存储器控制单元3100可以控制半导体存储器件1100。存储器控制单元3100可以包括静态随机存取存储器(SRAM)3110、中央处理单元(CPU)3120、主机接口(I/F)3130、错误修正电路(ECC)3140以及半导体I/F 3150。SRAM 3110可以用作CPU3120的工作存储器。主机接口(I/F)3130可以包括与存储系统3000电气耦接的主机的数据交换协议。错误修正电路(ECC)3140可以探测从半导体存储器件1100所读取的数据中的错误并对其进行修正。半导体I/F 3150可以与半导体存储器件1100进行对接。CPU 3120可以针对存储器控制的单元3100的数据交换执行控制操作。此外，虽然在图5中没有示出，可以在存储系统3000中提供用于存储针对与主机对接的编码数据的只读存储器(ROM)。

存储系统3000可以应用于下列中的一种计算机、超便携移动计算机(UMPC)、工作站、上网本、PDA、便携式计算机、网络书写板、无线电话、移动电话、智能电话、数字相机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于在无线环境中传输并接收信息的器件、以及构成家庭网络的各种器件。

图6为描述了根据本发明一个实施方式的计算系统4000的框图。

参照图6，计算系统4000可以包括电气耦接到总线4300的半导体存储器件1100、存储器控制器4100、调制解调器4200、微处理器4400以及用户接口4500。当计算系统4000是移动设备时，可以额外地提供用于支持计算系统4000的操作电压的电池4600。计算系统4000可以包括应用芯片集合(未示出)、相机图像处理器(未示出)、移动DRAM(未示出)等等。

半导体存储器件1100可以被提供作为计算系统4000的储存介质。

存储器控制器4100以及半导体存储器件1100可以是SSD的组件。

半导体存储器件1100以及存储器控制器4100可以以各种类型的封装来安装。例如，半导体存储器件1100以及存储器控制器4100可以利用下列封装来封装，例如封装堆叠(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、格纹盒中管芯、晶圆形式管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量方形扁平封装(MQFP)、薄方形扁平封装(TQFP)、双侧引脚小外形封装集成电路(SOIC)、收缩小外形封装(SSOP)、薄型小尺寸封装(TSOP)、封装内系统(SIP)、多芯片封装(MCP)、晶圆级制备封装(WFP)、晶圆级处理的堆叠式封装(WSP)等。

根据本发明的实施方式，可以无视于温度的变化而产生恒定的参考电压，使得得以防止利用参考电压产生器的半导体器件的性能降低。

对于本领域的技术人员来说很明显的是可以对上述的本发明的示例性实施方式进行各种修改而不会背离本发明的精神或是范围。由此，本发明意在涵盖所有落入所附的权利要求及其等同物的范围内的修改。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种参考电压产生器，包括：

第一电路，适于产生恒定的第一分电压和第二分电压；以及

第二电路，基于第一分电压和第二分电压而保持恒定的电压差从而输出与所述恒定的电压差相对应的参考电压。

技术方案2.根据技术方案1所述的参考电压产生器，其中所述第一电路包括镜像电路。

技术方案3.根据技术方案1所述的参考电压产生器，其中所述第二电路包括：

第一电压产生电路，基于第一分电压而产生第一电压；以及

第二电压产生电路，基于第二分电压而产生低于第一电压的第二电压。

技术方案4.一种参考电压产生器，包括：

镜像电路，适于产生恒定的第一分电压和第二分电压；

第一电压产生电路，适于基于第一分电压而产生第一电流并且基于第一电流而产生第一电压；以及

第二电压产生电路，适于：基于第二分电压而产生第二电流以及基于第二电流而产 生低于第一电压的第二电压，其中所述第二电压产生电路保持第一电压和第二电压之间的电压差，并且输出对应于所述电压差的参考电压。

技术方案5.根据技术方案4所述的参考电压产生器，其中所述第一电压产生电路产生第一电压，所述第一电压依从于温度，并且

第二电压产生电路产生第二电压，所述第二电压依从于温度。

技术方案6.根据技术方案5所述的参考电压产生器，其中第一电压和第二电压之间的电压差无视温度的变化而保持为恒定。

技术方案7.一种参考电压产生器，包括：

镜像电路，产生恒定的第一分电压和第二分电压；

第一电压产生电路，适于基于第一分电压而产生第一电压；以及

第二电压产生电路，适于基于第二分电压而产生低于第一电压的第二电压，其中，第二开关具有低于第一开关的阈值电压从而保持第一电压和第二电压之间的电压差，并且输出对应于所述电压差的第一参考电压。

技术方案8.根据技术方案7所述的参考电压产生器，其中，所述镜像电路包括耦接在被施加电源电压的端子与接地端子之间的开关，并且通过形成恒定电流路径而产生所述第一分电压和所述第二分电压。

技术方案9.根据技术方案7所述的参考电压产生器，其中，所述第一电压产生电路包括串行耦接在被施加电源电压的端子和接地端子之间的第一开关和第二开关，其中所述第一开关和第二开关产生所述第一电压，并且

第二电压产生电路包括串行耦接在被施加电源电压的端子和接地端子之间的第三开关和第四开关，其中所述第三开关和第四开关产生所述第二电压。

技术方案10.根据技术方案9所述的参考电压产生器，其中所述第二开关和第三开关实质上相同。

技术方案11.根据技术方案9所述的参考电压产生器，其中所述第二开关和第三开关的电气特性根据温度的变化而等同地变化。

技术方案12.根据技术方案9所述的参考电压产生器，其中所述第一开关包括由第 一分电压控制以将电源电压传送到第二开关的PMOS晶体管，并且

所述第二开关包括基于从第一开关传送的电压而产生第一电压的NMOS晶体管。

技术方案13.根据技术方案12所述的参考电压产生器，其中，所述第三开关包括由第一电压控制以将电源电压传送到第四开关的NMOS晶体管，并且

所述第四开关包括基于第二分电压而产生第二电压的NMOS晶体管。

技术方案14.根据技术方案9所述的参考电压产生器，其中，所述第一开关包括由第一分电压控制以将电源电压传送到第二开关的PMOS晶体管，并且

所述第二开关包括基于第二分电压而控制第一电压的NMOS晶体管。

技术方案15.根据技术方案14所述的参考电压产生器，其中，所述第三开关包括由第一分电压控制以将电源电压传送到第四开关的PMOS晶体管，并且

所述第四开关包括基于第一电压而控制第二电压的PMOS晶体管。

技术方案16.根据技术方案7所述的参考电压产生器，进一步包括电压修正电路，所述电压修正电路耦接到第二电压产生电路并且控制第一参考电压以输出第二参考电压。

技术方案17.根据技术方案16所述的参考电压产生器，其中，所述电压修正电路通过对第一参考电压进行分压而输出第二参考电压。