具有改进的线性调节瞬态响应的电压调节器的制作方法

本发明涉及电压调节器电路。

背景技术：

电压调节器、诸如低压差(ldo)电压调节器是电子系统中广泛使用的器件。这样的电路通常用在电压供应链中以向被供应的系统提供精确并且时间稳定的电源电压。对于调节器电路的电气特性存在严格要求。电压调节器的主要任务是保持将输出电压(vout)调节在标称电压电平。这必须在稳态和瞬态状态下都被确保。如果电压vout失去调节，则可能导致被供应系统的故障或者甚至破坏。如果ldo调节器的输入电压vin在很宽的范围上以很高的转换速率变化，则输出电压vout可以示出不同的瞬态响应结果——例如，过冲、欠冲。这样的瞬态响应结果的幅度取决于调节器动态特性。这一行为通常称为线性瞬态响应。其有益于改善操作特性，因为其将增加保持输出电压vout恒定的整个调节器能力。

ldo电压调节器通常被构建作为反馈调节系统。电路感测输出电压vout与参考电压(vref)之间的误差，并且在误差的充分增加之后，电路使用放大信号来驱动功率传输(晶体管)元件。从原理上讲，vout与vref之间通常存在一些误差，但是由于高的增益，对输出电压vout的影响可忽略。通常，输出电压vout电平的精度更多地受到误差放大器的偏移以及电压参考的精度的影响。在稳态下，当电源电压(vin)电平和负载电流(iload)固定时，调节器能够提供稳定的输出电压vout电平。这种情况在vin和/或iload变化时、尤其是在变化非常快(例如由于瞬态状态)时非常麻烦。ldo调节器作为真实的电子电路具有由被存储在系统内部的电荷以及电荷载流子的迁移率给出的特征响应时间。出于这一原因，系统不能够在极其短的时间内做出响应。这被表示为ldo的线性/负载瞬态响应，其在vout波形上可以作为在标称vout电平周围的欠冲/过冲而被看出。瞬态响应的幅度取决于vin的幅度、iload激励和转换速率。小且慢的变化可以生成相对较小的vout瞬态；具有高幅度的快速变化可以生成相对较大的vout瞬态(其可能超过安全极限)。

已知ldo调节器根据vin电平在两种状态下操作。如果vin电平足够超过标称vout电压，则ldo调节器操作以将vout调节在恒定电平。然而，如果vin电平下降到接近或者甚至低于标称vout电压，则ldo调节器不能够提供恒定的vout电平并且输出电压下降。第一种状态在本领域中称为“闭环”，第二种状态称为“开环”。在开环状态下，ldo调节器本身没有作为电压调节器操作，但是如同具有引起某个最小压差电压vdrop＝vin-vout＝iload*rdson(其中rdson是驱动晶体管的导通电阻)的某个特征电阻的开关一样操作。闭环状态与开环状态之间的过渡用ldo电路系统内部的操作点的明显变化来表示。如果模式之间的变化是由于例如极端的并且非常快速的vin变化，则电路将在短的时间周期上适应这一变化，并且这一影响的结果是输出电压的极端的瞬态响应过冲和/或欠冲。

压差状态本身对于ldo调节器并不是问题，但是从压差(开环)到闭环状态的过渡是问题。过渡通常由vin电平的上升过渡来迫使。调节器必须以快速的方式反应以恢复vout调节。由于电路内部存储有大量电荷，所以不能够在无限短的时间内恢复调节。其结果可以是调节器输出的严重过冲。现有技术中需要明显地改善这一响应。

现在参考图1，图1示出了低压差(ldo)类型的传统电压调节器电路10。电路10具有已知配置，包括带隙电压参考v1生成器、ldoopampi1、功率传输(p沟道mosfet晶体管)元件m1、反馈网络(rx和r2)以及输出存储电容器cout。电路10操作以提供恒定的vout电平，而独立于通常可以在宽的范围上改变的输入电压vin电平。电路表示由误差电压verr＝vfb-vref(其中vfb是由电阻分压器rx和r2提供的反馈电压)驱动的反馈系统。误差电压verr通过opampm1被放大，并且所得到的驱动电压(vgate)被施加给功率mosfetm1的栅极。如果误差电压verr很低，则输出电压vout接近标称电平并且反馈回路被闭合。这一状态在vin相对于标称vout电平和iload足够高时实现。在这一状态下，电路节点的操作点被设置为正常电平，并且其仅根据外部状态(例如iload、vin和温度)稍微变化。然而，如果输入电压vin下降太多使得ldo调节器不能够保持输出电压vout恒定，则反馈回路进入开环(压差)状态。由于在这种情况下误差电压verr上升太快，所以opampi1生成电压vgate以尝试通过过度驱使功率mosfet的vgs(栅极到源极电压)来尽可能多地接通功率mosfet。vdrop电平根据以下等式取决于功率mosfet的rdson和负载电流：

vdrop＝rdson*iload(1)

另外，在压差状态下，opamp内部结构的不同节点被推送进入饱和状态。如果在这种状态下随后发生快速上升的vin过渡，以迫使该结构从开环变为闭环状态，则电路结构在对功率mosfetvgs放电以及恢复opamp的正常调节状态方面可能具有困难。这通常通过输出电压vout上的过冲来完成。

技术实现要素：

电压调节器可以在两种不同的操作模式下工作：闭环和开环。通常，调节器被设计成在闭环状态下操作，以保持对输出电压的调节。然而，在很多应用中，这一状态并没有一直被维持，并且调节器可以在电源电压下降到接近或者低于ldo输出调节电压时从闭环变为开环状态。在这种状态下，功率mosfet被完全接通并且调节器丢失所有的抑制性能。这通过调节器电路内部的显著的操作点变化来表示。由于电路内部存在存储大量电荷的部件(即功率mosfet在最大许可vgs下完全接通)，所以不能够在很短时间内做出这一变化。因此，标准的电压调节器在从闭环到开环的过渡期间生成明显的过冲/欠冲(尖峰电压)，反之亦然。

本文中公开的实施例通过将调节器一直保持在闭环状态下来显著地改善这样的尖峰电压。这通过在电源电压下降时改变调节器的参考电压以引起输出电压压差到标称电平以下来完成。在这种状态下，参考电平跟踪下降的电源电平。因此，电源电压与输出电压之间的最小差异(压差电压)不是由功率传输元件特性而是由电源电平与参考电平之间的内部预定义的差异来给出。这一差异可以使得依赖于负载电流以实现类似于标准电压调节器的特性。

现有技术的缺陷通过减小ldo调节器的线性瞬态响应来解决。这通过在器件处于压差状态时操纵参考电压vref电平来实现。操纵被进行以便保持调节回路在闭环状态内。如果闭环状态被维持，则减小了电势的变化并且不需要在输入电压vin过渡期间在电路内部移动大量电荷。

为了改善线性调节瞬态响应，也为了维持ldo调节器的标准压差特性，vref操纵由vin和iload二者来驱动。特别地，在压差状态下，vref电平通过vin电平来跟踪，而vin与vout之间的电压差(vdrop)独立于iload。在标准闭环状态下，vref电平保持恒定，而独立于任何外部变量。

如果输入电压vin下降，迫使调节器进入压差状态，则vref电平被迫下降以维持调节。因此，在必要时通过vin电平来跟踪vref。vin与vref电平之间的电压差定义vdrop，因为如果调节被维持，则vref等于vout。

为了实现类似于其中功率mosfet如电阻器一样工作的标准ldo调节器的压差特性，使得vin与vref之间的电压差依赖于负载电流。

通常而言，本文中的解决方案使得能够通过将ldo电路保持在闭环状态下来显著减小瞬态响应的幅度。这通过在由于下降的输入电压vin而应当出现开环状态时操纵vref电平来实现。在这种情况下，vref电平通过vin电平来跟踪，以保持对输出电压vout的调节。因此，功率传输元件没有被迫进入线性区域(在mosfet的情况下)或者深度饱和(在双极型晶体管的情况下)。

在实施例中，一种电压调节器电路包括：被配置成接收输入电压的输入节点；具有耦合在输入节点与输出节点之间的传导路径的功率晶体管；具有驱动功率晶体管的控制端子的输出以及耦合至输出节点以形成调节器反馈回路的第一输入的放大器，上述放大器还具有第二输入；以及由输入电压来供电并且被配置成生成向放大器的第二输入施加的可变参考电压的电压生成器，上述可变参考电压随着输入电压的变化相应地改变。

在实施例中，一种电压调节器电路包括：被配置成接收输入电压的输入节点；具有耦合在输入节点与输出节点之间的传导路径的功率晶体管；被配置成感测在功率晶体管的传导路径中流动的电流并且生成感测电流的电流感测电路；具有驱动功率晶体管的控制端子的输出以及耦合至输出节点以形成调节器反馈回路的第一输入的放大器，上述放大器还具有第二输入；以及由输入电压供应并且被配置成响应于输入电压和感测电流来生成向放大器的第二输入施加的可变参考电压的电压生成器。

在实施例中，一种用于操作电压调节器电路的方法包括：确定反馈电压与参考电压之间的误差；使用从所确定的误差导出的控制电压来驱动功率晶体管的控制端子以生成输出电压，其中上述反馈电压从输出电压来导出；向功率晶体管供应输入电压；以及生成参考电压以随着输入电压的变化而相应地改变。

在实施例中，一种用于操作电压调节器电路的方法包括：确定反馈电压与参考电压之间的误差；使用从所确定的误差导出的控制电压来驱动功率晶体管的控制端子以生成输出电压，其中上述反馈电压从输出电压来导出；感测流经功率晶体管的电流；以及响应于所感测的电流的变化来改变参考电压。

附图说明

为了更好地理解，现在参考附图仅作为非限制性示例来描述本发明的优选实施例，在附图中：

图1是低压差(ldo)类型的传统电压调节器电路的电路图；

图2是具有压差控制回路的ldo类型的电压调节器电路的电路图；

图3图示图1和2的电路的压差电压对负载电流的依赖性；

图4图示图1和2的电路的线性瞬态响应之间的比较；

图5图示针对图2的电路中的rx电阻器的不同值在vin上升瞬态(从压差到调节)期间vout行为；

图6描绘针对图2的电路中的rx电阻器的不同值vout过冲的幅度；

图7是具有压差控制回路的ldo类型的电压调节器电路的电路图；以及

图8是具有压差控制回路的ldo类型的电压调节器电路的电路图。

具体实施方式

现在参考图2，图2示出了具有压差控制回路22的ldo类型的电压调节器电路20。电路20包括参考电压vref生成器、opampi2和功率传输(晶体管)元件m4。参考电压vref生成器由电流源i1、晶体管m1、晶体管m2、齐纳二极管d1和电阻器rx形成。晶体管m1为与电流源i1串联的二极管连接的配置。晶体管m2以电流镜像配置连接至晶体管m1，并且还在其漏极处连接至齐纳二极管z1和opampi1的反相输入(即晶体管m2的源极-漏极或传导路径耦合至opampi1的非反相输入)。为了感测ldo输出电流(iout)，使用作为晶体管m4的缩放副本的mosfetm3(晶体管m3包括连接至功率mosfetm4的栅极和漏极的栅极和漏极；m4:m3的缩放比率例如可以包括1000:1)。晶体管m4的源极连接以接收输入电压vin，其中晶体管m4的漏极耦合至输出节点(即晶体管m4的源漏极或传导路径耦合在输入节点与输出节点之间)。晶体管m3的源极连接至晶体管m1和m2的源极端子，并且晶体管m3的漏极耦合至输出节点(即晶体管m3的源极-漏极或传导路径耦合在晶体管m1和m2的源极端子处的中间节点与输出节点之间)。晶体管m3因此根据流经晶体管m4的电流ipower在中间节点处生成感测电流icopy。电阻器rx连接在晶体管m1和m2的源极端子处的中间节点与vin之间。晶体管m3和m4的漏极连接至输出端子以及opampi2的反相输入以形成用于调节的反馈回路。

ldo调节器20在两个不同的状态下操作：闭环(调节)状态和开环(压差)状态。在闭环状态下，输入电压vin足够高以确保调节的输出电压vout。在开环状态下，输入电压vin低于某个极限，并且ldo电路20不能够将输出电压vout保持在标称电平。vin与vout之间的差异称为压差电压vdrop。更具体地：

vdrop＞iout*rdsonm4(2)

这样状态是电路20的正常操作以及产生有效的线性瞬态响应改善的先决条件。

电路20与现有技术的电路10存在差异，因为电压vdrop由参考生成器而非功率mosfetrdson来限定。电路20的vdrop可以表示为：

vdrop＝vdropm2+vx(3)

其中vx是电阻器rx上的电压降，并且vdropm2是晶体管m2上的电压降，其表示晶体管m2的最小vds(漏极到源极电压)并且由以下等式来给出：

vdropm2＝i2*rdsonm2(4)

为了使得电路20的压差特性类似于如图1所示的标准ldo电路，与副本mosfetm3协作地使用电阻器rx以形成压差控制回路22。由于流经电阻器rx的电流ix随着iout电流而变化，所以vx电压也符合相同的趋势：

vx＝rx*(icopy+i1+i2)(5)

其中电流i1是通过晶体管m1的电流(即电流源i1的电流)，电流i2是通过晶体管m2的电流。

在明显的负载电流下，可以忽略i1和i2电流的贡献。因此：

vx＝rx*icopy(6)

其中电流icopy是通过副本晶体管m3的电流。

组合以上等式得到：

vdrop＝(rx*icopy)+(i2*rdsonm2)(7)

因此根据这一等式应当注意到，电压vdrop是icopy电流的线性函数。但是对于整个ldo调节器，vdrop对ipower电流的依赖性具有更高的重要性。其不是线性的，因为由电阻器rx上的电压降导致ipower与icopy之间的比率不是线性的。在低ipower电流下，函数接近线性，但是在更高电流下，平方根内容显著影响比率。该函数在图3中用图形示出，图3图示压差电压对负载电流的依赖性。现有技术的电路10和图2的电路20二者的函数在图3中被示出用于比较目的。对于电路10，由于线性区域中的功率mosfet沟道的电阻属性，依赖性是线性的。然而，在图2的电路20中，压差曲线不是由功率mosfet电气特性给出，而是由影响参考电压vref电平的控制回路22给出。由于晶体管m3的vgs与电压vx的串联组合，电路20的压差特性呈现平方根内容。由于电路20中的反馈回路在压差状态下没有被中断，所以等式vout＝vref被维持。为了避免功率mosfet深度vgs过驱动，电路20的压差电压与图1的电路10相比更高。

由vref生成器限定的电压vdrop被设置为高于由功率mosfetm4限定的电压vdrop(等式2)。这确保了当vin下降(以迫使ldo进入到压差状态)时，opamp保持在正常操作点以调节输出电压vout。当随后发生输入电压vin增加过渡时，opamp不难保持输出电压vout被调节而没有任何显著过冲。图1的电路10与图2的电路20的线性瞬态响应之间的比较在图4中示出，其中绘制出了vin、vout和vgs(功率mosfet的栅极到源极电压)波形。

输入电压vin瞬态被选择以将电压调节器从开环驱动到闭环状态。在图1的电路10中，vout响应用标称的调节电平上的大的过冲来表示。然而，对于图2的电路20，过冲幅度相对较小。根据图4的波形，功率mosfetvgs的行为很明显。在图1的电路10中，功率mosfet被迫使在高的vgs过驱动的情况下进入线性区域。然而，在图2的电路20中，功率mosfet保持处于饱和区域而没有vgs过驱动。

应当注意，在时间10ms，发生快速输入电压vin上升瞬态。图1的电路10的反应表示输出电压vout上的严重过冲，因为在瞬态事件之前ldo调节器处于开环状态下，其中vgs被充电至大约3.5v。然而，图2的电路20的反应表示显著更小的vout过冲，因为在事件之前的vgs保持在低于1v的值并且opamp闭环操作状态被维持。

现在参考图5，图5示出了针对rx电阻器的不同值在vin上升瞬态(从压差到调节)期间的vout行为。应当注意，电阻器rx的相对较高的电阻值给出较低幅度的vout过冲。vout过冲的幅度在图6上的曲线图上被分析。依赖性可以用函数1/x来近似。电阻器rx的最佳电阻值可以由电路设计者选择为vout过冲与vdrop电压之间的折衷。

现在参考图7，图7示出了具有压差控制回路32的ldo类型的电压调节器电路30。电路30包括参考电压vref生成器、opampi1和功率传输(晶体管)元件m5。参考电压vref生成器由晶体管m1、晶体管m2、晶体管m3、晶体管q1、晶体管q2和电阻器r2-r6形成。晶体管m2为与晶体管q2串联的二极管连接配置。晶体管m1以电流镜像配置连接至晶体管m2，并且还连接至晶体管q1。晶体管q1和q2共享到由电阻器r2和r3形成的电阻分压器的公共的基极电极连接。晶体管q1的发射极通过串联连接的电阻器r4和r5耦合至参考电压节点(gnd)。晶体管q2的发射极连接至在电阻器r4和r5之间的串联连接节点。晶体管m3具有到在晶体管m1与q1之间的串联连接节点的栅极连接。晶体管m3的漏极连接至由电阻器r2和r3形成的电阻分压器。电阻器rx耦合在输入电压vin与晶体管m3的源极之间。

为了感测ldo输出电流(iout)，使用作为晶体管m5的副本的mosfetm4(晶体管m4包括连接至功率mosfetm5的栅极和漏极的栅极和漏极；m5:m4的缩放比率可以包括例如1000:1)。晶体管m5的源极连接以接收输入电压vin。晶体管m4的源极在电阻器rx处连接至晶体管m3的源极端子。晶体管m3和m4的漏极连接至输出端子以及opampli1的非反相输入以形成用于调节的反馈回路。电阻器r6耦合在晶体管m3的漏极与opampi1的反相输入之间。

电路部件q1、q2、m1、m2、m3、r4、r5、r2、r3和rx形成带隙参考电压生成器，其具有本领域技术人员公知的电路配置和操作。电阻器r6和分流电容器cbp形成低通滤波器电路，其帮助减小可能的电子脉冲，改善电源电压抑制并且降低噪声。电路30的其余部分对应于图2的电路20。电阻器rx连同副本mosfetm4(形成压差控制回路32)的功能与图2的电路20的回路22相同。带隙参考电压生成器配备有由确保对所需要的vref电平的自然带隙电压倍增的电阻分压器r2和r3形成的反馈网络。另外，在本电路30中，等式vout＝vref通常通过由opampi1和功率mosfetm5形成的调节回路来维持。

为了在电路30中实现期望的线性瞬态响应，需要将带隙生成器设计成具有快速线性瞬态响应。电路设计者必须将以下事实考虑在内：当vin不足以确保参考电压vref的调节时，带隙生成器能够变为开环状态。在这一压差状态下，带隙传输元件m3的vgs被过驱动到最大可能值。但是，确保带隙参考的快速恢复远比确保opampi1和大功率mosfetm5的恢复更容易。这是因为，相对较小的带隙参考部件中存储的电荷远小于opampi1和功率mosfetm5中存储的电荷。出于这一原因，主反馈回路必须一直保持被调节，如以上结合图2的电路20描述的。对于电路30，相对于图2的电路在图3、图4、图5和图6中示出的电气特性同样有效。

现在参考图8，图8示出了具有压差控制回路42的ldo类型的电压调节器电路40。电路40包括参考电压vref生成器、opampi2和功率传输(晶体管)元件m3。参考电压vref生成器由晶体管m1、opampi1和电阻器r2-r3形成。带隙参考电压生成器提供带隙电压vbg。参考电压vref没有直接从带隙电压生成器v1来提供(与图7相比较)，而是使用由opampi1、mosfetm1以及电阻器rx、r2和r3形成的电压倍增电路来提供。带隙电压被施加给opampi1的非反相输入。晶体管m1具有耦合至opampi1的输出的栅极端子。由电阻器r2/r3形成的电阻分压器耦合在晶体管m1的漏极与参考电压节点(gnd)之间。电阻器r2与r3之间的串联连接节点耦合至opampi1的反相输入。

为了感测ldo输出电流(iout)，使用作为晶体管m3的副本的mosfetm2(晶体管m2包括连接至功率mosfetm3的栅极和漏极的栅极和漏极；m3:m2的缩放比率可以包括例如1000:1)。晶体管m3的源极连接以接收输入电压vin。晶体管m2的源极在电阻器rx处连接至晶体管m1的源极端子。晶体管m2和m3的漏极连接至输出端子以及opampli2的非反相输入以形成用于调节的反馈回路。电阻器r4耦合在晶体管m1的漏极与opampi2的反相输入之间。电阻器r4和并联电容器cbp形成低通滤波器电路，其帮助减小可能的电子脉冲，改善电源电压抑制并且降低噪声。

ldo调节器的反馈回路以与电路20和30相同的配置由opampi2和mosfetm2、m3形成。vref电压倍增电路的目的是将带隙电压vbg放大到等于标称vout电平的所需要的参考电压vref电平。电阻器rx与mosfetm2协同操作以形成压差控制回路42(如同回路22和32)，其使反馈调节回路(opampi2和mosfetm3)不进入开环状态。

输入电压vin的过度下降迫使ldo调节器进入压差状态，但是参考电压vref将对应地充分下降到使主反馈回路保持调节的电平。在本操作状态下，vref倍增回路(opampi1、mosfetm1和反馈分压器r2、r3)过渡到开环状态。但是由于部件大小以及所存储的对应电荷远小于主反馈回路，所以从开环到闭环状态的恢复明显更快。操作期间的可能的电子脉冲通过由电阻器r4和电容器cbp形成的rc滤波器被滤波。对于电路40，相对于图2的电路在图3、图4、图5和图6中示出的电气特性同样有效。

虽然结合mosfet实现说明和描述了调节器电路，但是应当理解，本公开同样适用于用双极型技术实现的调节器电路。另外，晶体管器件的极性仅作为示例，应当理解，电路可以替选地使用具有相反极性的器件来实现。

以上描述被提供作为本发明的示例性实施例的全面和说明性描述的示例性和非限制性示例。然而，本领域技术人员在结合附图和所附权利要求阅读时鉴于以上描述可以很清楚各种修改和适配。然而，对于本发明的教示的所有这样的和类似的修改仍然落在如所附权利要求定义的本发明的范围内。