电压调节器的制作方法

本发明涉及具有测试电路的电压调节器。

背景技术：

电压调节器的重要特性是不振荡。

图5是示出以往的电压调节器的电路图。

以往的电压调节器600具有差动放大电路60、作为相位补偿电路的电阻61和电容62、电流源63、分压电阻电路64、pmos晶体管65、输出晶体管66和基准电压电路67。

相位补偿电路通过使形成的零点在低频处产生，响应性良好，且即使是较小的输出电容也稳定进行动作(例如，参照专利文献1)。

专利文献1：日本特开2004-62374号公报

但是，以往的电压调节器存在如下课题：在制造工序中实施的测试中，对于位于电路内部的相位补偿电路等，难以直接测试氧化膜异常、触点连接不良等元件单体的不良。

例如，如果对相位补偿电路设置测试端子，则存在如下课题：因测试用焊盘而使芯片面积增大，并且由于测试用焊盘的寄生电容成分，导致相位补偿电路的性能受损。

技术实现要素：

本发明鉴于上述课题，其目的在于提供一种能够在不新设置测试用焊盘的情况下对相位补偿电路进行测试的电压调节器。

为了解决以往的课题，本发明的电压调节器设为如下结构。

构成为具有：第一输出端子和第二输出端子，且具有：分压电路，其设置于第二输出端子，输出基于输出电压的反馈电压；差动放大器，其对基准电压和反馈电压进行比较；输出晶体管，该输出晶体管的漏极与第一输出端子连接，根据基于输入到源极的电源电压和输入到栅极的差动放大器的输出电压的电压，输出输出电压；相位补偿电路和相位补偿电容测试电路，它们设置于差动放大器的输出端子；以及负电压检测电路，其设置于第二输出端子，负电压检测电路在检测到所述第二输出端子成为了负电压时，输出检测信号，相位补偿电容测试电路接收负电压检测电路的检测信号并将充入到相位补偿电容的电荷释放到接地端子。

根据本发明的电压调节器，由于在相位补偿电路处具有相位补偿电容测试电路，在外部输出电压调整端子处具有负电压检测电路，所以能够不损害作为调节器的稳定性地进行相位补偿电容的测试，且无需追加测试用焊盘，因此芯片面积不增加。

附图说明

图1是示出本发明第一实施方式的电压调节器的一例的电路图。

图2是示出本发明第一实施方式的电压调节器的另一例的电路图。

图3是示出本发明第二实施方式的电压调节器的一例的电路图。

图4是示出本发明的二级放大的电压调节器的一例的电路图。

图5是示出以往的电压调节器的电路图。

标号说明

104：外部输出电压调整端子；105：导通/截止端子；17：基准电压电路；10：差动放大电路；13、23、31：恒流电路；14：分压电路；20、40：相位补偿电容测试电路；30：负电压检测电路。

具体实施方式

[第一实施方式]

图1是示出第一实施方式的电压调节器的一例的电路图。

第一实施方式的电压调节器100具有基准电压电路17、差动放大电路10、形成放大级的pmos晶体管15和恒流电路13、分压电路14、作为相位补偿电路的相位补偿电阻11和相位补偿电容12、输出晶体管16、相位补偿电容测试电路20、负电压检测电路30、地端子101、电源端子102、输出端子103和外部输出电压调整端子104。

差动放大电路10的同相输入端子与基准电压电路17连接，反相输入端子与分压电路14的输出端子连接，输出端子与pmos晶体管15的栅极连接。相位补偿电路和相位补偿电容测试电路20连接在差动放大电路10的输出端子和pmos晶体管15的漏极之间。pmos晶体管15和恒流电路13串联连接在电源端子102和地端子101之间。输出晶体管16的栅极与pmos晶体管15的漏极连接，源极与电源端子102连接，漏极与输出端子103连接。分压电路14连接在外部输出电压调整端子104和地端子101之间。负电压检测电路30连接在外部输出电压调整端子104和相位补偿电容测试电路20之间。

相位补偿电容测试电路20具有恒流电路23、及开关晶体管21和22。开关晶体管21设置于相位补偿电阻11和相位补偿电容12之间。串联连接的开关晶体管22和恒流电路23设置于相位补偿电容12和地端子101之间。开关晶体管21和22的栅极与相位补偿电容测试电路20的输入端子连接。设相位补偿电容12与相位补偿电容测试电路20的连接点为节点va。

负电压检测电路30具有恒流电路31、耗尽型nmos晶体管32和形成信号的反相器电路33、34。耗尽型nmos晶体管32的栅极与外部输出电压调整端子104连接，漏极经由恒流电路31与电源端子102连接，源极与地端子101连接。串联连接的反相器电路33和34设置于耗尽型nmos晶体管32的漏极和相位补偿电容测试电路20的输入端子之间。

接着，对第一实施方式的电压调节器100的动作进行说明。

电压调节器100除负电压检测电路30和相位补偿电容测试电路20以外，是通常的电压三级放大的电压调节器，因此省略详细的说明。

负电压检测电路30检测外部输出电压调整端子104的电压。在对外部输出电压调整端子104施加正电压时，耗尽型nmos晶体管32的电流比恒流电路31的电流大，所以负电压检测电路30将低电平信号输出到输出端子。在对外部输出电压调整端子104施加负电压时，耗尽型nmos晶体管32的电流比恒流电路31的电流小，所以负电压检测电路30将高电平信号输出到输出端子。

在通常动作时，输出端子103和外部输出电压调整端子104是相连接的。由于外部输出电压调整端子104被施加了输出端子103的正电压，所以负电压检测电路30将低电平信号输出到输出端子。相位补偿电容测试电路20在接收到低电平信号时，开关晶体管21成为导通状态，开关晶体管22成为截止状态。因此，由于相位补偿电阻11和相位补偿电容12相连接，所以电压调节器100能够确保通常的动作。

接着，对相位补偿电路的测试进行说明。

外部输出电压调整端子104与输出端子103断开，从外部连接电压源。首先，从电压源对外部输出电压调整端子104施加正电压，例如施加电压调节器100所设定的输出电压，使电压调节器100为通常的工作状态。

然后，将电压源的电压变更为0v。由于栅极被施加了0v的电压的耗尽型nmos晶体管32的电流比恒流电路31的电流大，所以负电压检测电路30输出低电平信号，相位补偿电容测试电路20不进行动作。这里，由于分压电路14的输出为0v，所以差动放大电路10输出高电平信号(≒vdd)，pmos晶体管15成为截止状态。因此，节点va的电压为高电平(≒vdd)，所以相位补偿电容12被充电。

在对相位补偿电容12进行充分充电后，将电压源的电压变更为负电压。由于耗尽型nmos晶体管32成为截止状态，所以负电压检测电路30输出高电平信号。由于开关晶体管21截止，开关晶体管22导通，所以相位补偿电容测试电路20成为测试状态。由于在测试状态下，节点va与恒流电路23连接，所以相位补偿电容12通过恒流电路23而放出放电电流，直到节点va的电压成为0v为止。在设相位补偿电容12的电容值为c、在恒流电路23中流过的电流为ic、电源端子102的电压为vdd时，电流流过的时间tt通过以下的式子表示。

tt＝c×(vdd)/ic

因此，根据电路整体的消耗电流来测量电流ic流过的时间tt，由此能够进行相位补偿电容12的连接不良的测试。

例如，如上述那样切换外部的电压源的电压，在切换为负电压的前后测量消耗电流，能够根据消耗电流增加恒流电路23的电流ic的期间是期望的时间tt，进行合格品的判断。

此外例如，在将外部的电压源的电压切换为负电压的前后测量出的消耗电流没有差异的情况下，能够检测相位补偿电容12的触点的连接不良。

如以上所说明那样，第一实施方式的电压调节器100能够在不损害作为调节器的稳定性的情况下进行相位补偿电容12的测试，且无需追加测试用焊盘，所以芯片面积不增加。并且，由于使用外部输出电压调整端子104，所以在组装到封装后的出厂检查中也能够进行测试。

图2是示出本发明第一实施方式的电压调节器的另一例的电路图。

如图2的电压调节器200所示，负电压检测电路30的恒流电路31可以不与电源端子102连接，而是与输出端子103连接。

在这样构成时，具有如下效果：在负电压检测电路30检测出负电压时，恒流电路31的电流不会影响到消耗电流。并且，通过将恒流电路31与输出端子103连接，能够获得如下效果：在通常动作时发挥输出负载的作用，在无负载时使输出电压稳定。此外，还具有如下效果：能够在高温时抑制由输出晶体管16的漏电流引起的输出电压的上升。

[第二实施方式]

图3是示出本发明第二实施方式的电压调节器的一例的电路图。第二实施方式的电压调节器300相比图1的电压调节器100，将相位补偿电容测试电路20变更为相位补偿电容测试电路40，并追加了导通/截止端子105、or电路41、nmos晶体管42和反相器电路43。

相位补偿电容测试电路40将开关晶体管22与恒流电路23的连接点作为输出端子。反相器电路43的输入端子与导通/截止端子105连接。or电路41的输入端子连接有反相器电路43的输出端子和相位补偿电容测试电路40的输出端子，输出端子与nmos晶体管42的栅极连接。nmos晶体管42的漏极与输出端子103连接，源极与地端子101连接。

在通常动作时，导通/截止端子105输入高电平信号，反相器电路43输出低电平信号。相位补偿电容测试电路40从输出端子输出低电平信号。因此，or电路41输出低电平信号，nmos晶体管42截止。

此外，在向导通/截止端子105输入了低电平信号时，or电路41输出高电平信号而使nmos晶体管42导通，释放外装的输出电容的电荷。

在相位补偿电路的测试时，开关晶体管22导通，所以相位补偿电容测试电路40的输出端子输出的信号根据相位补偿电容12的状态而发生变化。

在相位补偿电容12的状态正常时，节点va的电压为高电平，所以相位补偿电容测试电路40从输出端子输出高电平信号。or电路41输出高电平信号，使nmos晶体管42为导通状态。这时，电流从输出端子103流向nmos晶体管42，所以消耗电流增加。

在相位补偿电容12为连接不良时，相位补偿电容测试电路40从输出端子输出低电平信号，nmos晶体管42维持截止状态，因此消耗电流不增加。

因此，电压调节器300根据消耗电流的大小来判定相位补偿电容12的合格与否，所以能够容易地进行测试。

如以上所说明那样，本发明的电压调节器在相位补偿电路处具有相位补偿电容测试电路，在外部输出电压调整端子处具有负电压检测电路，因此能够不损害作为调节器的稳定性地进行相位补偿电容的测试，且无需追加测试用焊盘，因此芯片面积不增加。并且，由于使用外部输出电压调整端子，所以在组装到封装以后的出厂检查中也能够进行测试。

另外，本发明的电压调节器不限于上述电路图，可以在不脱离本发明主旨的范围内进行各种变更。

例如，在以上实施方式中以电压三级放大的电压调节器为例，但也可以是电压二级放大的电压调节器。图4示出电压调节器400的电路图，作为在二级放大的电压调节器中应用了本发明的例子。