本发明涉及基准电压源电路系统的设计，尤其涉及的是，一种差分输出式基准电压源电路的设计。
背景技术：
基准电压源电路能够输出一个不受时间及温度变化影响的恒定参考电压，是各种电路系统的重要组成部分，广泛应用于模数转换电路，变换器反馈电路，线性调整器电路等。但是，电路系统中的信号波动，电源及其它电路模块产生的噪声，对基准电压源电路的稳定性及精准性的影响依然很大。传统基准电压源电路在系统噪声的影响下，其稳定性及精准性明显下降。基于以上问题，本发明提出了一种抗系统噪声干扰能力强，精准度高的差分输出式基准电压源电路。
技术实现要素：
本发明所要解决的技术问题是提供一种差分输出式基准电压源电路。
本发明的技术方案如下：一种差分输出式基准电压源电路包括启动电路，带隙基准核电路，全差分运算放大器，差分输入多路输出跨导。启动电路为差分输出式基准电压源电路提供启动电流。带隙基准核电路主要用于确定电路系统输出的基准电压的数值。全差分运算放大器在电路系统输出端起缓冲器作用，并实现基准电压的差分式输出。差分输入多路输出跨导将输出基准电压加权后转换为电流输出，并偏置带隙基准核电路。
一种差分输出式基准电压源电路中，启动电路为差分输出式基准电压源电路提供启动电流，其主要包括1至10号mos管，7号电阻。1号mos管的漏极连接7号电阻的下端，1号mos管的栅极连接1号mos管的栅极，1号mos管的源极接地。2号mos管的漏极连接3号mos管的漏极，2号mos管的栅极连接1号mos管的漏极，2号mos管的源极接地。3号mos管的源极接1.5v电源，3号mos管的栅极连接3号mos管的漏极。4号mos管的源极连接3号mos管的源极，4号mos管的栅极连接3号mos管的栅极，4号mos管的漏极连接7号mos管的源极。5号mos管的源极连接4号mos管的源极，5号mos管的栅极连接4号mos管的栅极，5号mos管的漏极连接8号mos管的源极。6号mos管的源极连接5号mos管的源极，6号mos管的栅极连接5号mos管的栅极，6号mos管的漏极连接9号mos管的栅极。7号mos管的栅极连接8号mos管的栅极，7号mos管的漏极连接全差分运算放大器的共模输入端。8号mos管的栅极连接差分输入多路输出跨导的1号输出端，8号mos管的漏极连接差分输入多路输出跨导的3号输出端。9号mos管的漏极连接9号mos管的栅极，9号mos管的栅极连接10号mos管的栅极，9号mos管的漏极接地。10号mos管的漏极连接8号mos管的栅极，10号mos管的源极接地。
一种差分输出式基准电压源电路中，带隙基准核电路主要用于确定电路系统输出的基准电压的数值，其主要包括1至5号电阻，1号晶体管，2号晶体管。1号电阻的上端连接2号电阻的上端，1号电阻的下端连接1号晶体管的发射极。2号电阻的上端连接差分输入多路输出跨导的1号输出端，2号电阻的下端连接3号电阻的上端。3号电阻的上端连接全差分运算放大器的反相输入端，3号电阻的下端接地。4号电阻上端连接差分输入多路输出跨导的3号输出端，4号电阻的下端5号电阻的上端。5号电阻的上端连接全差分运算放大器的同相输入端，5号电阻的下端接地。1号晶体管的基极接地，1号晶体管的集电极接地。2号晶体管的发射极连接4号电阻的上端，2号晶体管的基极接地，2号晶体管的集电极接地。
一种差分输出式基准电压源电路中，全差分运算放大器在电路系统输出端起缓冲器作用，并实现基准电压的差分式输出，其包括5个端口，分别为同相输入端，反相输入端，共模输入端，同相输出端，反向输出端。同相输入端连接在2号电阻与3号电阻之间。反相输入端连接在4号电阻与5号电阻之间。共模输入端连接差分输入多路输出跨导的2号输出端，并连接6号电阻的上端。同相输出端连接差分输入多路输出跨导的同相输入端，并输出同相差分基准电压。反向输出端连接差分输入多路输出跨导的反相输入端，并输出反相差分基准电压。
一种差分输出式基准电压源电路中，差分输入多路输出跨导将输出基准电压加权后转换为电流输出，并偏置带隙基准核电路，其包括5个端口，分别为同相输入端，反相输入端，1号输出端，2号输出端，3号输出端。同相输入端连接全差分运算放大器的同相输出端。反相输入端连接全差分运算放大器的反相输出端。1号输出端连接2号电阻的上端。2号输出端连接6号电阻的上端。3号输出端连接4号电阻的上端。
一种差分输出式基准电压源电路输出的基准电压为电路输出的同相差分基准电压与反相差分基准电压的差值，其表达式为：
其中，vdr为基准电压值，vop为同相差分基准电压值，voe为反相差分基准电压，gm为差分输入多路输出跨导的权值，vbe1为负温度系数电压值，△vbe为正温度系数电压值，r1为1号电阻的阻值，r2为2号电阻的阻值，r3为3号电阻的阻值，r4为4号电阻的阻值，r5为5号电阻的阻值。
本发明实现了基准电压源电路的差分输出，具有较强的抗系统噪声干扰能力。在电源及其它电路模块的噪声干扰环境下，一种差分输出式基准电压源电路工作性能稳定，无信号波动，精确度高，线性调整率及负载调整率良好。
附图说明
图1为本发明的电路结构图。
具体实施方式
为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
如图1所示，本发明包括四个部分，其分别为启动电路，带隙基准核电路，全差分运算放大器a1，差分输入多路输出跨导g1。启动电路为差分输出式基准电压源电路提供启动电流。带隙基准核电路主要用于确定电路系统输出的基准电压的数值。全差分运算放大器a1在电路系统输出端起缓冲器作用，并实现基准电压的差分式输出。差分输入多路输出跨导g1将输出基准电压加权后转换为电流输出，并偏置带隙基准核电路。
如图1所示，启动电路主要包括mos管m1、mos管m2、mos管m3、mos管m4、mos管m5、mos管m6、mos管m7、mos管m8、mos管m9、mos管m10、电阻r7。mos管m1的漏极连接电阻r7的下端，mos管m1的栅极连接mos管m1的栅极，mos管m1的源极接地。mos管m2的漏极连接mos管m3的漏极，mos管m2的栅极连接mos管m1的漏极，mos管m2的源极接地。mos管m3的源极接1.5v电源vdd，mos管m3的栅极连接mos管m3的漏极。mos管m4的源极连接mos管m3的源极，mos管m4的栅极连接mos管m3的栅极，mos管m4的漏极连接mos管m7的源极。mos管m5的源极连接mos管m4的源极，mos管m5的栅极连接mos管m4的栅极，mos管m5的漏极连接mos管m8的源极。mos管m6的源极连接mos管m5的源极，mos管m6的栅极连接mos管m5的栅极，mos管m6的漏极连接mos管m9的栅极。mos管m7的栅极连接mos管m8的栅极，mos管m7的漏极连接全差分运算放大器a1的共模输入端cmi。mos管m8的栅极连接差分输入多路输出跨导g1的输出端io1，mos管m8的漏极连接差分输入多路输出跨导g1的输出端io3。mos管m9的漏极连接mos管m9的栅极，mos管m9的栅极连接mos管m10的栅极，mos管m9的漏极接地。mos管m10的漏极连接mos管m8的栅极，mos管m10的源极接地。
如图1所示，带隙基准核电路主要包括电阻r1，电阻r2，电阻r3，电阻r4，电阻r5，晶体管q1，晶体管q2。电阻r1的上端连接电阻r2的上端，电阻r1的下端连接晶体管q1的发射极。电阻r2的上端连接差分输入多路输出跨导g1的输出端io1，电阻r2的下端连接电阻r3的上端。电阻r3的上端连接全差分运算放大器a1的反相输入端ni，电阻r3的下端接地。电阻r4上端连接差分输入多路输出跨导g1的输出端io3，电阻r4的下端电阻r5的上端。电阻r5的上端连接全差分运算放大器a1的同相输入端pi，电阻r5的下端接地。晶体管q1的基极接地，晶体管q1的集电极接地。晶体管q2的发射极连接电阻r4的上端，晶体管q2的基极接地，晶体管q2的集电极接地。
如图1所示，全差分运算放大器a1包括5个端口，分别为同相输入端pi，反相输入端ni，共模输入端cmi，同相输出端po，反向输出端no。同相输入端pi连接在电阻r2与电阻r3之间。反相输入端ni连接在电阻r4与电阻r5之间。共模输入端cmi连接差分输入多路输出跨导g1的输出端io2，并连接电阻r6的上端。同相输出端po连接差分输入多路输出跨导g1的同相输入端gp，并输出同相差分基准电压vop。反向输出端no连接差分输入多路输出跨导g1的反相输入端gn，并输出反相差分基准电压voe。
如图1所示，差分输入多路输出跨导g1包括5个端口，分别为同相输入端gp，反相输入端gn，输出端io1，输出端io2，输出端io3。同相输入端gp连接全差分运算放大器a1的同相输出端po。反相输入端gn连接全差分运算放大器a1的反相输出端no。输出端io1连接电阻r2的上端。输出端io2连接电阻r6的上端。输出端io3连接电阻r4的上端。
一种差分输出式基准电压源电路输出的基准电压为电路输出的同相差分基准电压与反相差分基准电压的差值，其表达式为：
其中，vdr为基准电压值，vop为同相差分基准电压值，voe为反相差分基准电压，gm为差分输入多路输出跨导g1的权值，vbe1为负温度系数电压值，△vbe为正温度系数电压值，r1为电阻r1的阻值，r2为电阻r2的阻值，r3为电阻r3的阻值，r4为电阻r4的阻值，r5为电阻r5的阻值。
一种差分输出式基准电压源电路在0.18umcmos工艺下的体积设计为330×360um2，电阻r1阻值为430kω，电阻r2阻值为625kω，电阻r3阻值为150kω，电阻r4阻值为625kω，电阻r5阻值为150kω，电阻r6阻值为75kω，电阻r7阻值为110kω，电源vdd电压值为1.5v，全差分运算放大器共模输入端电压为438mv，输出基准电压的电压值vdr为320mv，线性调整率为2.9mv/v，负载调整率为0.52mv/ma。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。