本发明涉及电子电路设计领域，特别涉及一种带隙基准和上电复位的复合功能电路及电子系统。
背景技术：
随着集成电路(Integrated Circuit，简称IC)技术的持续发展，IC设计已经进入深亚微米的时代，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)的批量生产已经采用90nm甚至65nm工艺，IC的发展依旧以高频，高速，高集成度，多功能，低功耗为目标。多年以来，技术的发展都在遵循摩尔定理，IC芯片的集成度每三年提高4倍，但从发展角度看，在新技术推动下，即便整个业界开始向10nm发展，IC受工艺加工极限和经济承受力的制约暂时还没有定论，IC技术仍然按照摩尔定理发展。目前为止，基于市场竞争，不断提高产品性价比是IC技术发展动力，而如何缩小特征尺寸设计，提高产品性能，有效提高IC的集成度成为至关重要的问题。
上电复位(Power-on Reset，简称POR)电路可以产生上电复位信号，使得电路工作在已知的状态，因此被广泛应用于数字系统中。带隙基准(Bandgap)电路用于提供随电源电压、温度变化较小的带隙基准电压，一般为1.25V，因此被广泛应用于模拟和数字系统中。目前在IC设计中，这两个较为常用的电路模块是互相独立而分开设置的。
如果可以设计一种复合功能电路，同时实现带隙基准产生和上电复位两种功能，也即在IC上电时，即可产生带隙基准电压又可以产生上电复位信号，这将有益于对于集成电路集成度的提高。
技术实现要素：
本发明解决的一个技术问题是如何设计一种可同时实现带隙基准产生和上电复位的复合功能电路。
为解决上述技术问题，本发明实施例提供一种带隙基准和上电复位的复合功能电路，所述复合功能电路包括：带隙基准电路，由电源电压供电并产生带隙基准电压，所述带隙基准电路包括差分运算放大器；比较器，所述比较器具有失调电压，所述比较器适于对所述差分运算放大器的第一输入端和第二输入端的电压进行比较，以产生上电复位信号。
可选地，所述复合功能电路还包括：失调电压调节单元，耦接所述比较器，适于根据所述上电复位信号调节所述比较器的失调电压，所述上电复位信号的逻辑电平指示所述带隙基准电路处于上电或者掉电的状态。
可选地，当所述带隙基准电路上电时，所述上电复位信号为第一逻辑电平，所述失调电压调节单元调节所述比较器的失调电压等于第一失调电压；当所述带隙基准电路掉电时，所述上电复位信号为不同于所述第一逻辑电平的第二逻辑电平，所述失调电压调节单元调节所述比较器的失调电压等于第二失调电压，所述第二失调电压大于所述第一失调电压。
可选地，所述比较器包括：第一放大MOS管，其控制端耦接所述比较器的第一输入端和所述差分运算放大器的第一输入端；第二放大MOS管，其控制端耦接所述比较器的第二输入端和所述差分运算放大器的第二输入端。
可选地，所述失调电压调节单元包括：第三放大MOS管，所述第三放大MOS管的控制端耦接所述第二放大MOS管的控制端，所述第三放大MOS管的输出端耦接所述第二放大MOS管的输出端；数据选择器，其控制端接入数据选择信号，所述数据选择信号根据所述上电复位信号产生，其输出端耦接所述第三放大MOS管的输入端，其第一输入端耦接所述第三放大MOS管的输出端，其第二输入端耦接所述第二放大MOS管的输入端，当所述上电复位信号为所述第一逻辑电平时，所述数据选择信号控制所述数据选择器的第一输入端与其输出端相连接，当所述上电复位信号为所述第二逻辑电平时，所述数据选择信号控制所述数据选择器的第二输入端与其输出端相连接。
可选地，所述复合功能电路还包括：反相器，其输入端接入所述上电复位信号，其输出端输出所述数据选择信号。
可选地，所述第一放大MOS管的宽长比小于所述第二放大MOS管的宽长比。
可选地，所述比较器还包括：偏置单元，耦接所述第一放大MOS管的输入端和所述第二放大MOS管的输入端，适于为所述第一放大MOS管和第二放大MOS管提供偏置电流；第一电流镜，其输入端耦接所述第一放大MOS管的输出端，其公共源极接地；第二电流镜，其输入端耦接所述第二放大MOS管的输出端，其公共源极接地；第一反馈MOS管，其输入端接入电源参考端，其输出端耦接所述第一电流镜的输出端；第二反馈MOS管，其输入端接入所述电源参考端，其输出端耦接所述第二电流镜的输出端以及所述比较器的输出端，其控制端耦接所述第一反馈MOS管的控制端。
可选地，所述偏置单元包括：第一偏置MOS管，其输入端接入所述电源参考端，其输出端耦接所述第一放大MOS管和第二放大MOS管，其控制端接入偏置电压。
可选地，所述差分运算放大器包括：第四放大MOS管、第五放大MOS管和第二偏置MOS管，其中，所述第二偏置MOS管的输出端耦接所述第四放大MOS管和所述第五放大MOS管，所述第二偏置MOS管的控制端接入所述偏置电压。
可选地，所述带隙基准电路还包括：第一三极管，其集电极连接其基极，其发射极耦接所述差分运算放大器的第二输入端；第二三极管，其集电极连接其基极；第一电阻，所述第一电阻的第一端耦接所述第二三极管的发射极，所述第一电阻的第二端耦接所述差分运算放大器的第一输入端；第三反馈MOS管，其输入端接入所述电源电压，其控制端耦接所述差分运算放大器的输出端，所述第三反馈MOS管的输出端耦接所述第一三极管的发射极；第四反馈MOS管，其输入端接入所述电源电压，其控制端耦接所述差分运算放大器的输出端，所述第四反馈MOS管的输出端耦接所述第一电阻的第二端；第三三极管，其集电极连接其基极；第二电阻，所述第二电阻的第一端耦接所述第三三极管的发射极，所述第二电阻的第二端输出所述带隙基准电压；镜像MOS管，其控制端耦接所述第四反馈MOS管的控制端，其输入端接入所述电源电压，其输出端耦接所述第二电阻的第二端。
为解决上述技术问题，本发明实施例还提供一种电子系统，所述电子系统包括所述带隙基准和上电复位的复合功能电路。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例的带隙基准和上电复位的复合功能电路可以包括带隙基准电路和比较器。当所述带隙基准电路上电时，其内部的差分运算放大器的第一输入端和第二输入端的电压从零开始上升，所述带隙基准电路产生带隙基准电压。所述比较器具有失调电压，可以设置在电源电压稳定后，所述差分运算放大器的第一输入端和第二输入端的电压大于所述比较器的失调电压，所述比较器适于对所述差分运算放大器的第一输入端和第二输入端的电压进行比较，以产生上电复位信号，所述带隙基准电路在上电前后，所输出的上电复位信号的逻辑电平不同，以实现上电复位，当所述带隙基准电路掉电时，所述上电复位信号的逻辑电平翻转，以实现掉电检测。因此，本发明方案通过复用所述差分运算放大器的第一输入端和第二输入端的电压，在上电时可以同时实现带隙基准和上电复位，降低了电路设计的复杂性，有效地提高集成电路的集成度。
进一步而言，本发明实施例的复合功能电路还可以包括：失调电压调节单元，适于根据所述上电复位信号调节所述比较器的失调电压，所述上电复位信号的逻辑电平指示所述带隙基准电路处于上电或者掉电的状态。具体地，当所述带隙基准电路上电时，所述上电复位信号为第一逻辑电平，所述失调电压调节单元调节所述比较器的失调电压等于第一失调电压；当所述带隙基准电路掉电时，所述上电复位信号为不同于所述第一逻辑电平的第二逻辑电平，所述失调电压调节单元调节所述比较器的失调电压等于第二失调电压。由于所述第二失调电压大于所述第一失调电压，因此，当所述带隙基准电路掉电时，只有当所述电源电压重新恢复，使得所述差分运算放大器的第一输入端和第二输入端的电压超过较高的第二失调电压才被识别为上电，增加了被识别为上电的难度，当再次成功上电后，所述比较器的失调电压恢复为所述第一失调电压，只有当所述电源电压掉电使得所述差分运算放大器的第一输入端和第二输入端的电压低于较低的第二失调电压才被识别为掉电，增加了被识别为掉电的难度，如此设计有利于提高所述复合功能电路上电复位的稳定性。
进一步而言，所述比较器中的偏置单元包括：第一偏置MOS管，其控制端接入偏置电压，所述带隙基准电路中的差分运算放大器包括：第二偏置MOS管，其控制端也接入所述偏置电压，有利于所述比较器和所述差分运算放大器的匹配。
附图说明
图1是现有技术中的一种上电复位电路的示意性结构框图。
图2是现有技术中的另一种上电复位电路的电路图。
图3是现有技术中的一种带隙基准电路的电路图。
图4是本发明实施例一种带隙基准和上电复位的复合功能电路的电路图。
图5是本发明实施例另一种带隙基准和上电复位的复合功能电路的电路示意图。
图6是本发明实施例中比较器和失调电压调节单元的电路图。
图7是本发明实施例中电源电压和上电复位信号在上电时的波形仿真图。
图8是本发明实施例中电源电压和上电复位信号在掉电时的波形仿真图。
图9是本发明实施例中带隙基准电压随温度变化的波形仿真图。
图10是本发明实施例中带隙基准电压随电源电压变化的波形仿真图。
图11是本发明实施例中带隙基准电压的电源电压抑制比的波形仿真图。
具体实施方式
如背景技术部分所述，目前在集成电路(Integrated Circuit，简称IC)设计中，上电复位(Power-on Reset，简称POR)电路和带隙基准(Bandgap)电路都是互相独立而分开设置的，使得IC的集成度依然具有可改进的空间。
本申请发明人对现有技术中的上电复位电路和带隙基准电路分别进行了分析。
首先，现有技术中的上电复位电路主要可以分为两类：基于延时的上电复位电路和基于参考电压的上电复位电路。
如图1所示，基于延时的上电复位电路100可以包括延迟电路101和脉冲发生电路102，当检测到电源电压时，经过所述延迟电路101的延迟作用后，所述脉冲发生电路102产生脉冲信号P1，所述脉冲信号P1的逻辑电平可反映出所述电源电压的建立情况，以实现上电复位。然而，一方面所述延迟电路的延迟影响上电复位检测的时效性，另一方面不能及时地检测掉电(brown-out)的情况。
基于以上技术问题，现有技术中还存在一种基于参考电压的上电复位电路。如图2所示，上电复位电路200可以包括：电阻R1和电阻R2组成的分压电路(图中未标示)、产生参考电压VREF的带隙基准电路201、适于比较所述参考电压VREF和所述分压电路的分压结果VR的比较器CMP、以及逻辑电路(图中未标示)。所述逻辑电路可以包括与门L1，所述与门L1适于对所述比较器CMP的比较结果COMPOUT和逻辑信号VCRD进行逻辑运算。当电源电压VDD建立时，所述分压电路的分压结果VR可以设计为大于所述参考电压VREF，此时，所述比较器CMP的比较结果COMPOUT可以为逻辑高电平，同时，所述逻辑电路中的NMOS管N1、上拉电阻R3以及反相器I1使得所述逻辑信号VCRD为逻辑高电平，使得所述与门L1输出的复位信号RSTB为逻辑高电平。而当所述电源电压VDD被撤销时，无论使得所述分压电路的分压结果VR小于所述参考电压VREF，还是使得所述NMOS管N1关断，在所述与门L1的作用下，所述复位信号RSTB变为逻辑低电平，以实现掉电检测。尽管所述上电复位电路200可以从功能上很好地实现上电和掉电检测，然而，一方面电路元件较多，另一方面电阻R1和电阻R2所占用的电路面积较大，使得集成电路的集成度不高。
其次，现有技术中的一种带隙基准电路的电路图可参见图3。如图3所示，带隙基准电路300采用了带有差分运算放大器的电压求和结构。具体地，所述带隙基准电路300可以包括以下电路或器件：
差分运算放大器OPA，具有第一输入端(例如正输入端)A和第二输入端(例如负输入端)B；
第一三极管Q1，其集电极连接其基极，其发射极耦接所述差分运算放大器OPA的第二输入端B；
第二三极管Q2，其集电极连接其基极；
第一电阻R1，所述第一电阻R1的第一端耦接所述第二三极管Q2的发射极，所述第一电阻R1的第二端耦接所述差分运算放大器OPS的第一输入端A；
第三反馈MOS管MP3，其输入端接入所述电源电压VDD，其控制端耦接所述差分运算放大器OPA的输出端，所述第三反馈MOS管MP3的输出端耦接所述第一三极管Q1的发射极；
第四反馈MOS管MP4，其输入端接入所述电源电压VDD，其控制端耦接所述差分运算放大器OPA的输出端，所述第四反馈MOS管MP4的输出端耦接所述第一电阻R1的第二端；
第三三极管Q3，其集电极连接其基极；
第二电阻R2，所述第二电阻R2的第一端耦接所述第三三极管Q3的发射极，所述第二电阻R2的第二端输出所述带隙基准电压VBG；
镜像MOS管MP5，其控制端耦接所述第四反馈MOS管MP4的控制端，其输入端接入所述电源电压VDD，其输出端耦接所述第二电阻R2的第二端。
所述带隙基准电路300还可以包括启动电路(图未示)，其输出端耦接所述差分运算放大器OPA的第一输入端A或第二输入端B，用于为所述第三反馈MOS管MP3或第四反馈MOS管MP4提供偏置电流，辅助所述带隙基准电路300启动，在所述带隙基准电路300正常工作后失效。
对所述带隙基准电路300的工作原理分析如下：所述带隙基准电路300中采用正温度系数的器件和负温度系数的器件进行结合的方式产生零温度系数的带隙基准电压VBG。进一步地，双极型晶体管的基区-发射区电压差(设为ΔVBE)在不同电流密度偏置下具有正温度系数，而其本身的基区-发射区电压(设为VBE)具有负温度系数，这两个电压线性叠加，得到较合适的近似零温度系数的基准电压源。
设VA和VB分别为差分运算放大器OPA的第一输入端A和第二输入端B的电压，VBG为带隙基准电压VBG的幅度，R1和R2分别为第一电阻R1和第二电阻R2的阻值，第四反馈MOS管MP4和第三反馈MOS管MP3k是相同的晶体管，k为第二三极管Q2和第一三极管Q1的集电极电流之比，I3为第三三极管的集电极电流，I2为第二三极管的集电极电流，ΔVBE12为第二三极管Q2和第一三极管Q1的基区-发射区电压的差，VBE3为第三三极管Q3的基区-发射区电压。
则有VBG＝VBE3+I3×R2，由于所述第四反馈MOS管MP4和第五反馈MOS管MP5的栅极和源极相连，则I2＝I3，那么，VBG＝VBE3+I2×R2＝VBE3+ΔVBE12÷R1×R2＝VBE3+(VA-VB)÷R1×R2＝VBE3+VT×lnk÷n1×R2，其中，VT为正比于温度T的常数。
在具体实施中，可以通过调节第三三极管Q3的基区-发射区电压、第一电阻R1和第二电阻R2的阻值，以及第二三极管Q2和第一三极管Q1的集电极电流之比(也即二者的尺寸比)调节所述带隙基准电压VBG的幅度。
针对以上所述的技术问题，本发明实施例提出一种带隙基准和上电复位的复合功能电路，通过复用带隙基准电路中差分运算放大器的第一输入端和第二输入端的电压，在上电时能够同时实现带隙基准和上电复位两种功能，降低了电路设计的复杂性，有效地提高了集成电路的集成度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4是本发明实施例一种带隙基准和上电复位的复合功能电路的电路图。
如图4所示，带隙基准和上电复位的复合功能电路400可以包括带隙基准电路300和比较器401。
其中，所述带隙基准电路300由电源电压VDD供电并产生带隙基准电压VBG，所述带隙基准电路300包括差分运算放大器OPA。当所述带隙基准电路300上电时，其内部的差分运算放大器OPA的第一输入端A和第二输入端B的电压从零开始上升，并随着所述电源电压VDD的稳定而趋于稳定。
需要说明的是，所述带隙基准电路300可与图3所示的带隙基准电路的电路结构相同，但不限于此，还可以采用其他带隙基准电路，只要能在上电后产生带隙基准电压，并至少包括有差分运算放大器即可。本发明实施例以所述带隙基准电路300与图3所示的带隙基准电路的电路结构相同为例在说明书附图中示出。
所述比较器401具有失调电压，例如，所述电源电压VDD可以为3.3V，所述失调电压可以为1.2V。所述比较器401适于对所述差分运算放大器OPA的第一输入端A和第二输入端B的电压进行比较，以产生上电复位信号RST。
优选地，可以设置在电源电压VDD稳定后，所述差分运算放大器OPA的第一输入端A和第二输入端B的电压大于所述比较器401的失调电压。那么，在所述带隙基准电路300上电后，所述差分运算放大器OPA的第一输入端A和第二输入端B的电压从0开始上升，当其大于所述比较器401的失调电压时，所述上电复位信号RST为第一逻辑电平(例如逻辑低电平)；当所述带隙基准电路300掉电时，所述差分运算放大器OPA的第一输入端A和第二输入端B的电压开始下降至0，当其小于所述比较器401的失调电压时，所述上电复位信号RST翻转为不同于所述第一逻辑电平的第二逻辑电平(例如逻辑高电平)，以实现上电复位和掉电检测。
因此，本发明实施例的复合功能电路400通过复用所述差分运算放大器OPA的第一输入端A和第二输入端B的电压，可以在上电时同时实现带隙基准和上电复位，降低了电路设计的复杂性，有效地提高集成电路的集成度。进一步地，
图5是本发明实施例另一种带隙基准和上电复位的复合功能电路的电路示意图。
如图5所示，带隙基准和上电复位的复合功能电路500与图4示出的复合功能电路400基本类似，其区别包括，所述复合功能电路500还可以进一步地包括失调电压调节单元402。其中，所述失调电压调节单元402耦接所述比较器401，所述失调电压调节单元402适于根据所述上电复位信号RST调节所述比较器401的失调电压，所述上电复位信号RST的逻辑电平指示所述带隙基准电路300处于上电或者掉电的状态。
例如，当所述带隙基准电路300上电时，所述上电复位信号RST可以为所述第一逻辑电平(例如逻辑低电平)，所述失调电压调节单元402可以调节所述比较器401的失调电压等于第一失调电压；当所述带隙基准电路300掉电时，所述上电复位信号RST为不同于所述第一逻辑电平的所述第二逻辑电平(例如逻辑高电平)，所述失调电压调节单元402可以调节所述比较器401的失调电压等于第二失调电压，所述第二失调电压大于所述第一失调电压。
由于所述第二失调电压大于所述第一失调电压，因此，当所述带隙基准电路300掉电，只有当所述电源电压VDD重新恢复，使得所述差分运算放大器OPA的第一输入端A和第二输入端B的电压超过较高的第二失调电压才被识别为上电，所述上电复位信号RST的逻辑电平才有翻转，增加了被识别为上电的难度。当再次成功上电后，所述比较器401的失调电压恢复为较低的所述第一失调电压，只有当所述电源电压VDD掉电，使得所述差分运算放大器OPA的第一输入端A和第二输入端B的电压低于所述第一失调电压才会被识别为掉电。如此设计可以抵抗在所述电源电压VDD受到频繁且小幅的波动，但却不影响整体电路功能情况下时，不会被识别为上电或者掉电，有利于提高所述复合功能电路500上电复位的稳定性。
图6是本发明实施例中比较器和失调电压调节单元的电路图。
如图6所示，在具体实施中，所述比较器(图中未标示)可以包括第一放大MOS管MPA1和第二放大MOS管MPA2。本发明实施例仅以所述第一放大MOS管MPA1和第二放大MOS管MPA2均为PMOS管为例进行说明，但不限于此，它们还可以均为NMOS管。其中，第一放大MOS管MPA1的控制端(也即栅极)耦接所述比较器的第一输入端(也即正输入端，图中未标示)和所述差分运算放大器OPA的第一输入端A；所述第二放大MOS管MPA2的控制端(也即栅极)耦接所述比较器的第二输入端(也即负输入端，图中未标示)和所述差分运算放大器OPA的第二输入端B。
进一步而言，所述失调电压调节单元(图中未标示)可以包括：第三放大MOS管MPA3和数据选择器(Multiplexer，简称MUX)403。其中：
所述第三放大MOS管MPA3的类型与所述第一放大MOS管MPA1和第二放大MOS管MPA2相同，均为PMOS管。所述第三放大MOS管MPA3的控制端(也即栅极)耦接所述第二放大MOS管MPA2的控制端，所述第三放大MOS管MPA3的输出端(也即漏极)耦接所述第二放大MOS管MPA2的输出端(也即漏极)。
所述数据选择器403的控制端(图中未标示)接入数据选择信号S，所述数据选择信号S根据所述上电复位信号RST产生，例如，所述数据选择信号S的逻辑电平可以与所述上电复位信号RST相同或者相反。所述数据选择器403的输出端耦接所述第三放大MOS管MPA3的输入端(也即源极)，所述数据选择器403的第一输入端X耦接所述第三放大MOS管MPA3的输出端，所述数据选择器403的第二输入端耦接所述第二放大MOS管MPA2的输入端。
在具体实施中，当所述上电复位信号RST为所述第一逻辑电平(例如逻辑低电平)时，所述数据选择信号S控制所述数据选择器403的第一输入端X与其输出端Y相连接，为了简化，表示为X＝Y，使得所述第三放大MOS管MPA3的输入端和输出端连接，所述第三放大MOS管MPA3被短路；当所述上电复位信号RST为所述第二逻辑电平(例如逻辑高电平)时，所述数据选择信号S控制所述数据选择器403的第二输入端Z与其输出端Y相连接，为了简化，表示为Z＝Y，使得所述第三放大MOS管MPA3与第二放大MOS管MPA2并联，所述第二放大MOS管MPA2的等效宽长比增加。
一并参见图5和图6，在具体实施中，所述复合功能电路500还可以包括：反相器404，其输入端接入所述上电复位信号RST，其输出端输出所述数据选择信号S，也即所述数据选择信号S与所述上电复位信号RST的逻辑电平是相反的。
进一步而言，所述第一放大MOS管MPA1的宽长比可以小于所述第二放大MOS管MPA2的宽长比，以造成所述比较器的失配(dismatch)，使得所述比较器的失调电压等于所述第一失调电压。可以通过设当地调整所述第三放大MOS管MPA3的宽长比，调节所述第二失调电压。例如，所述第一、第二和第三放大MOS管的宽长比之比为2:6:1，但不限于此。当所述数据选择器403的X＝Y时，所述比较器两个放大MOS管的宽长比之比为1：3，当所述数据选择器403的Z＝Y时，所述比较器两个放大MOS管的宽长比之比为1：3.5，使得所述第二失调电压大于所述第一失调电压，并满足系统设计需求。
继续参见图6，在本发明实施例中，所述比较器还可以包括：偏置单元(图中未标示)、第一电流镜CM1、第二电流镜CM2、第一反馈MOS管MPF1和第二反馈MOS管MPF2。其中：
所述偏置单元耦接所述第一放大MOS管MPA1的输入端和所述第二放大MOS管MPA2的输入端，适于为所述第一放大MOS管MPA1和第二放大MOS管MPA2提供偏置电流。
所述第一电流镜CM1和第二电流镜CM2为所述比较器的负载。并且，如本领域技术人员所知，电流镜具有输入端、输出端和公共源极。其中，所述第一电流镜CM1的输入端耦接所述第一放大MOS管MPA1的输出端，其公共源极接地；所述第二电流镜CM2的输入端耦接所述第二放大MOS管MPA2的输出端，其公共源极接地。
所述第一反馈MOS管MPF1的输入端接入电源参考端，所述第一反馈MOS管MPF1的输出端耦接所述第一电流镜CM1的输出端；其中，所述电源参考端可以耦接电源设备的输出端口，在本实施例中，所述电源参考端可以接入所述电源电压VDD，以使得所述带隙基准电路300与所述比较器同时上电，但不限于此，所述电源参考端还可以接入其它电压，只要可以对所述比较器供电，且在误差允许的范围内，与所述电源电压VDD的变化趋势同步即可。
所述第二反馈MOS管MPF2的输入端接入所述电源参考端，所述第二反馈MOS管MPF2的输出端耦接所述第二电流镜CM2的输出端以及所述比较器的输出端，所述第二反馈MOS管MPF2的控制端耦接所述第一反馈MOS管MPF1的控制端。
在具体实施中，所述偏置单元可以包括第一偏置MOS管MPB1，其输入端接入所述电源参考端，其输出端耦接所述第一放大MOS管MPA1和第二放大MOS管MPA2，其控制端接入偏置电压Vb。
需要说明的是，所述比较器仅以图6所示的电路结构为例，但并不以此为限，例如，其中的放大MOS管、反馈MOS管和偏置MOS管均可以为NMOS管，其中的负载，也即电流镜可以为P型电流镜，甚至采用其他形式的负载，只需要适当地调节电路的连接方式即可，本发明实施例不进行一一举例。
继续参见图5和图6，所述差分运算放大器OPA可以包括：第四放大MOS管(图未示)、第五放大MOS管(图未示)和第二偏置MOS管(图未示)，其中，所述第二偏置MOS管的输出端耦接所述第四放大MOS管和所述第五放大MOS管，所述第二偏置MOS管的控制端接入所述偏置电压Vb，有利于所述比较器和所述差分运算放大器OPA的匹配。
图7至图11是根据图5和图6所示的复合功能电路500的内部信号的波形仿真图。所有仿真基于55nm工艺条件，所述复合功能电路500内的晶体管工作在亚阈值区，满足电路的低功耗需求。表1示出了与仿真相关的参数、符号、条件以及结果。
表1
以下结合表1分别进行说明。如图7所示，在电源电压VDD为3.3V、上升时间Tr为10us、温度T为25℃的仿真条件下，当电源电压VDD刚开始从0上升，上电复位信号RST略有可忽略不计的抖动，当电源电压VDD上升至超过2.6V时，上电复位信号RST发生翻转，也即对应于表1中的最小上电跳变电平(Trip voltage of power ramp-up)Vtp-UP＝2.6V。而后，电源电压VDD继续上升，直至在12.45μs时，上升至3.3V，所述上电复位信号RST的逻辑电平与电源电压VDD相等。
如图8所示，在与图7所述的仿真波形相同的仿真条件下，在所述电源电压VDD稳定于3.3V时，所述比较器的失调电压等于第一失调电压。一并参见图5和图6，若系统刚开始掉电，所述上电复位信号RST的逻辑电平还保持与所述电源电压VDD相等，直到所述电源电压掉电至低于1.24V，使得所述差分运算放大器OPA的第一输入端A和第二输入端B的电压小于所述第一失调电压时，所述上电复位信号RST翻转为图中的逻辑低电平，其电压趋近于0，即对应于表1中的最大掉电跳变电平(Trip voltage of power ramp-down)Vtp-DN＝1.24V。此时，根据数据选择信号S的作用，数据选择器403中的Z＝Y，使得所述比较器的失调电压等于第二失调电压，在本图的仿真结果中当且仅当所述电源电压VDD恢复至超过2.6V时，使得所述差分运算放大器OPA的第一输入端A和第二输入端B的电压大于所述第二失调电压，所述上电复位信号RST的逻辑电平才再次翻转，后续所述上电复位信号RST的逻辑电平与所述电源电压VDD相等，所述比较器的失调电压也恢复至所述第一失调电压。可以看出，在所述电源电压VDD受到频繁且小幅的波动时，不会被识别为掉电，并且在完全掉电后，小幅的电压上升也不会被识别位上电，所述复合功能电路500具有良好的上电和掉电的检测稳定性。
如图5和图9所示，针对上述带隙基准电路300输出的带隙基准电压VBG，在电源电压VDD为3.3V的仿真条件下，对温度进行扫描，扫描范围为-45℃至125℃，经仿真和分析可以得出：所述带隙基准电压VBG的温度系数为13.4ppm/℃，具有较低的温度系数。
如图5和图10所示，再次针对上述带隙基准电路300输出的带隙基准电压VBG，在温度为25℃的仿真条件下，对电源电压VDD进行扫描，使之从2.97V至3.63V之间阶梯性变化，经仿真可以得出：所述带隙基准电压VBG的最小值为1.167V，最大值为1.169V，稳定性较好。
如图5和图11所示，还针对上述带隙基准电路300输出的带隙基准电压VBG的电源抑制比(Power supply ripple rejection，简称PSRR)进行了仿真，仿真条件为电源电压VDD为3.3V，温度T为25℃，得到的仿真结果为PSRR＝50.89dB，相对而言，得出的PSRR符合工业标准，所述带隙基准电压VBG受到电源电压变化的影响较小。
此外，图5所示的复合功能电路500的供电电流Icc仅为0.5μA，具有较低的功耗。
总结而言，本发明实施例的带隙基准和上电复位的复合功能电路在产生幅度为1.17V、温度系数为13.4ppm/℃、PSRR为50.89dB的带隙基准电压的同时，能够对系统上电和掉电进行检测，功耗低，设计和版图布局简单，而且特征尺寸小，满足深亚微米设计需求。
本发明方案还公开了一种电子系统，包括上述带隙基准和上电复位的复合功能电路400或500。在具体实施中，所述电子系统可以是承载于印制电路板上的电路模块，可以承载于芯片，本实施例不进行特殊限制。
需要说明的是，本文中的“逻辑高电平”和“逻辑低电平”是相对的逻辑电平，“逻辑高电平”指的是可被识别为数字信号“1”的电平范围，“逻辑低电平”指的是可被识别为数字信号“0”的电平范围，具体电平范围并不做具体限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。