参考电压产生器的制作方法

本发明涉及一种参考电压产生器，尤其涉及一种可提供实质上不受温度影响的定电压的参考电压产生器。

背景技术：

电路应用领域常有参考电压供应的需求，常见的解决方案可例如为使用带隙电压(bandgapvoltage)产生器等参考电压产生电路，以提供参考电压。然而，现有技术中的参考电压产生电路中，控制电压须低至例如1.2伏特，再使用运算放大器(operationalamplifier)放大此1.2伏特的电压，从而得到3.3伏特的参考电压。此架构须使用运算放大器，而运算放大器包含的补偿电容将使电路面积不易缩减。此外，现有技术中的参考电压产生电路，常有电源抑制比(powersupplyrejectionratio，psrr)难以改善的情况，换言之，其所提供的参考电压容易受到供应电源的噪声影响。现有技术中的参考电压产生电路亦有工艺(process)上的限制，例如难以使用砷化镓(gaas)异质结双极型晶体管(heterojunctionbipolartransistor，hbt)工艺制造。举例而言，现有技术中的参考电压产生电路常须包含p型金氧半晶体管构成的电流源，又包含n型金氧半晶体管构成的电路，故不易使用砷化镓工艺制造。

技术实现要素：

本发明实施例提供一种参考电压产生器包含一第一电阻、一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第二电阻、一第三电阻、一第四电阻、一第五晶体管、一二极管单元及一第六晶体管。该第一电阻包含一第一端，及一第二端。该第一晶体管包含一第一端，一第二端耦接于该第一电阻的该第二端，及一控制端耦接于一操作节点。该第二晶体管包含一第一端，一第二端耦接于该第一电阻的该第一端，及一控制端耦接于该操作节点。该第三晶体管包含一第一端，一第二端耦接于该第一晶体管的该第一端，及一控制端耦接于该第三晶体管的该第一端。该第四晶体管包含一第一端，一第二端耦接于该第二晶体管的该第一端，及一控制端耦接于第三晶体管的该控制端。该第二电阻包含一第一端耦接于一输出端，用以输出一参考电压，及一第二端耦接于该第四晶体管的该第一端。该第三电阻包含一第一端耦接于该第二电阻的该第一端，及一第二端耦接于该第三晶体管的该第一端。该第四电阻包含一第一端及一第二端。该第五晶体管包含一第一端耦接于该第四电阻的该第二端，一第二端，及一控制端耦接于该第四晶体管的该第一端。该二极管单元包含一第一端耦接于该第五晶体管的该第二端，及一第二端耦接于该第一电阻的该第二端。该第六晶体管包含一第一端耦接于该第四电阻的该第一端，一第二端耦接于该第二电阻的该第一端，及一控制端耦接于该第四电阻的该第二端。该操作节点耦接于该第一晶体管的该第一端或该第二晶体管的该第一端。

本发明另一实施例提供一种参考电压产生器，包含一定电压产生电路、一放大器、一二极管单元及一晶体管。该定电压产生电路包含一输出端用以输出一参考电压，一第一端具有一第一操作电压，及一第二端。该放大器包含一输入端耦接于该定电压产生电路的该第一端，一输出端，一第一端耦接于一第一电压端，及一第二端。该二极管单元包含一第一端耦接于该放大器的该第二端，及一第二端耦接于该定电压产生电路的该第二端及一第二电压端。该晶体管包含一第一端耦接于该放大器的该第一端，一第二端耦接于该定电压产生电路的该输出端，及一控制端耦接于该放大器的该输出端。

本发明所提供的参考电压产生器可具有低压差(lowdropoutvoltage)的功效，但不需使用运算放大器，故可缩减补偿电容造成的电路面积。同时，可兼有良好的电压抑制比，从而可较不受供应电压端的噪声影响。此外，该参考电压产生器不需外接电流源，故可避免使用相异型式的晶体管，从而可降低工艺上的限制，例如可利于采用砷化镓异质结双极型晶体管工艺。以及，该参考电压产生器可具有较广范围的电压余度(voltageheadroom)，且输出的参考电压可实质上不敏感于温度变化，例如可于-45℃至85℃的操作温度下提供实质上稳定的电压。因此可知，对于改善本领域的缺失，本发明所提供的参考电压产生器实有帮助。

附图说明

关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

图1为本发明实施例的参考电压产生器的示意图；

图2为本发明另一实施例的参考电压产生器的示意图；

图3为本发明另一实施例的参考电压产生器的示意图；

图4为本发明实施例中，图2及图3的二极管单元的架构示意图；

图5为本发明另一实施例中，图2及图3的二极管单元的架构示意图；

图6为本发明另一实施例的参考电压产生器的示意图。

主要图示说明：

10、100、200、600参考电压产生器

q1、q2、q3、q4、t1、t2、t3、t4、t5、t6、晶体管

t7

r11、r12、r13、r14、r1、r2、r3、r4电阻

nout输出端

n1操作节点

i12、i13、i1、i2电流

vx、vy操作电压

δv11、δv12、vbe1、vbe2、δv跨压

vh第一电压端

vg第二电压端

vr、vbg参考电压

d1二极管单元

d二极管

610定电压产生电路

620放大器

具体实施方式

图1为实施例的参考电压产生器10的示意图。参考电压产生器10可包含晶体管q1至q4，电阻r11、r12、r13及r14。晶体管q1包含第一端、控制端及第二端，其中控制端耦接于第一端。晶体管q2包含第一端、控制端及第二端，其中控制端耦接于晶体管q1的控制端。电阻r11包含第一端及第二端，其中第一端耦接于晶体管q2的第二端，第二端耦接于晶体管q1的第二端及第二电压端vg。电阻r12包含第一端及第二端，其中第一端耦接于输出端nout，用以输出参考电压vbg，且第二端耦接于晶体管q2的第一端。参考电压vbg可为带隙电压。电阻r13包含第一端及第二端，其中第一端耦接于输出端nout，且第二端耦接于晶体管q1的第一端。晶体管q4包含第一端、控制端及第二端，其中第一端耦接于第一电压端vh，且第二端耦接于电阻r12的第一端及电阻r13的第一端。电阻r14包含第一端及第二端，其中第一端耦接于第一电压端vh，且第二端耦接于晶体管q4的控制端。晶体管q3包含第一端、控制端及第二端，其中第一端耦接于电阻r14的第二端，控制端耦接于晶体管q2的第一端，且第二端耦接于晶体管q1的第二端。其中，电阻r12及r13的阻值可为实质上相同。晶体管q2的第一端(意即电阻r12的第二端)及晶体管q1的第一端(意即电阻r13的第二端)的电压值可同为vx。晶体管q1的控制端及第二端的跨压可为vbe1，晶体管q2的控制端及第二端的跨压可为vbe2，电阻r11的跨压可为δv11，且电阻r12的跨压可为δv12。流经电阻r12及电阻r13的电流可分别为电流i12及电流i13，且电流i12可实质上等于电流i13，其可表示为i12＝i13＝i。晶体管q1及q2的饱和电流(saturationcurrent)可分别为电流is1及is2，且可将晶体管q2的面积调整为晶体管q1的四倍，故is2＝4×is1。此处是以四倍为例，根据实施例，晶体管q2的面积亦可调整为晶体管q1的n倍。又使晶体管q2的面积调整为晶体管q1的n倍的技术特征，亦可由以下实施例实现，例如是于布局(layout)上将晶体管q1复制n次以形成晶体管q2，或可将晶体管q2的数量调整为晶体管q1的n倍，其中n为正整数。

根据上文及图1，可得到以下推导：

vbe1＝vtin(i/is1)；

vbe2＝vtin(i/is2)；

is2＝4×is1；

δv11＝vbe1-vbe2

＝vt[in(i/is1)-in(i/is2)]＝vtin(is2/is1)

＝vtin4＝(kt/q)in4；

vbg＝δv12+vbe1＝(r12/r11)×δv11+vbe1；

其中，vt可为热电压(thermalvoltage)，k可为波兹曼常数(boltzmannconstant)，t可为绝对温度(absolutetemperature)，q可为基本电荷电量(elementaryelectriccharge)，故推导可知δv11可为正温度系数(positivetemperaturecoefficient)。又，跨压vbe1可为负温度系数(negativetemperaturecoefficient)，因此，藉由调整(r12/r11)的比值，可将参考电压vbg维持为实质上不受温度影响。举例而言，当使用砷化镓工艺，图1的参考电压vbg可约为1.6伏特。

图2为另一实施例的参考电压产生器100的示意图。参考电压产生器100包含电阻r1至r4、晶体管t1至t6及二极管单元d1。图2的晶体管t1及t2可相似于图1的晶体管q1及q2，但图2的晶体管t3及t4可分别耦接于晶体管t1及t2，而形成堆栈(stack)架构。如图2所示，电阻r1包含第一端及第二端。晶体管t1包含第一端、第二端及控制端，其中第二端耦接于电阻r1的第二端，且控制端耦接于操作节点n1。晶体管t2包含第一端、第二端及控制端，其中第二端耦接于电阻r1的第一端，且控制端耦接于操作节点n1。晶体管t3包含第一端、第二端及控制端，其中第一端可具有操作电压vy，第二端耦接于晶体管t1的第一端，且控制端耦接于晶体管t3的第一端。晶体管t4包含第一端、第二端及控制端，其中第一端可具有操作电压vx，第二端耦接于晶体管t2的第一端，且控制端耦接于晶体管t3的控制端。电阻r2包含第一端及第二端，其中第一端耦接于输出端nout，用以输出参考电压vr，且第二端耦接于晶体管t4的第一端。电阻r3包含第一端及第二端，其中第一端耦接于电阻r2的第一端，且第二端耦接于晶体管t3的第一端。电阻r4包含第一端及第二端。晶体管t5包含第一端、第二端及控制端，其中第一端耦接于电阻r4的第二端，且控制端耦接于晶体管t4的第一端。二极管单元d1包含第一端及第二端，其中第一端耦接于晶体管t5的第二端，且第二端耦接于电阻r1的第二端。晶体管t6包含第一端、第二端及控制端，其中第一端耦接于电阻r4的第一端，第二端耦接于电阻r2的第一端，且控制端耦接于电阻r4的第二端。如图2所示，电阻r4的第一端可耦接于第一电压端vh，且电阻r1的第二端可耦接于第二电压端vg。根据实施例，第一电压端vh的电压可高于第二电压端vg的电压。举例来说，第一电压端vh可为供应电压端，第二电压端vg可为低电压端或接地端。当操作时，晶体管t6的控制端的电压可高于第二端的电压。晶体管t6的控制端至第二端单向的反馈，使操作电压vx及vy可不受参考电压vr的变化所影响，故晶体管t6可具有隔离功效。

根据实施例，操作节点n1可耦接于晶体管t1的第一端或晶体管t2的第一端。图2中，操作节点n1是耦接于晶体管t1的第一端，图3为另一实施例的参考电压产生器200的示意图，参考电压产生器200可相似于参考电压产生器100，然而参考电压产生器200中，操作节点n1是耦接于晶体管t2的第一端。

根据实施例，晶体管t1至t5的任一晶体管可为双极性晶体管(bipolarjunctiontransistor，bjt)，且晶体管t1至t5的任一晶体管可为npn型晶体管，晶体管t6可为场效应晶体管(fieldeffecttransistor，fet)或双极性晶体管。当晶体管是双极性晶体管时，第一端可为集极，第二端可为射极，控制端可为基极。当晶体管是场效应晶体管时，第一端可为漏极，第二端可为源极，控制端可为栅极。参考电压产生器100及200可以双极结型场效应晶体管(bifet)工艺或双极(bipolar)工艺形成。根据实施例，参考电压产生器100及200可使用异质结双极型晶体管(hbt)工艺，如砷化镓异质结双极型晶体管(gaashbt)工艺。根据实施例，所使用的hbt工艺可例如为iii-v族工艺(如砷化镓工艺)，或iv-iv族工艺(如硅锗工艺)。根据实施例，参考电压产生器100及200可使用高电子迁移率晶体管(high-electron-mobilitytransistor，hemt)工艺，如耗尽型假型高电子迁移率晶体管(depletion-modepseudomorphichemt，d-modephemt)工艺，以提高电路的电压余度(voltageheadroom)。

根据实施例，晶体管t3的第一端及晶体管t4的第一端实质上可具有相同电压，换言之，操作电压vx可实质上等于操作电压vy，亦即vx＝vy。此外，可将流经电阻r2的电流i1调整为实质上等于流经电阻r3的电流i2，换言之，电流i1可实质上等于电流i2。透过晶体管t5、电阻r4及二极管单元d1形成的负反馈路径，可降低第一电压端vh对于参考电压vr的影响，以具有良好的电源抑制比。

图2及图3中，电阻r2及电阻r3可实质上具有相同阻值。比较图1、图2及图3，图1的晶体管q1、q2、q3及q4可分别对应于图2及图3的晶体管t1、t2、t5及t6，且电阻r2及电阻r3的任一者的阻值，可为电阻r12及r13的任一者的阻值的两倍，其可表示为r12＝r13＝r，且r2＝r3＝r×2。图2及图3中，晶体管t2的面积可实质上为晶体管t1的面积的四倍。

根据图2及图3，可推导以下计算。其中，电阻r2的阻值除以电阻r1的阻值，可得到参数k，其可表示为r2/r1＝k。电阻r1两端可具有跨压δv，晶体管t1的控制端及第二端可具有跨压vbe1。图2的跨压δv可对应于图1的跨压δv11，故跨压δv可为正温度系数，随温度上升而增加。图2的跨压vbe1可对应于图1的跨压vbe1，故跨压vbe1可为负温度系数，其是随温度上升而减低，透过调整参数k，可使参数k及跨压δv的乘积，与跨压vbe1相加后的和值(其可表示为k×δv+vbe1)，可实质上可不受温度影响。此外，该和值可正比于参考电压vr。因图2的参考电压产生器100比图1的参考电压产生器10更多了晶体管t3及晶体管t4，而可形成堆栈架构，故可将图1的参考电压vbg执行电位位移(levelshift)，从而形成图2的参考电压vr。根据实施例，图2的参考电压vr可实质上为图1的参考电压vbg的两倍，其可表示为vr≒vbg×2。举例而言，当使用砷化镓工艺，图1的参考电压vbg可约为1.6伏特，故图2的输出端nout输出的参考电压vr可实质上近似为3.3伏特，而3.3伏特可为常用的参考电压值，因此可提供于相关应用。同理，图3中，输出的参考电压vr亦可近似为3.3伏特，并可提供于相关应用。

图4为实施例中，图2及图3的二极管单元d1的架构示意图。如图4所示，二极管单元d1可包含晶体管t7，晶体管t7可包含第一端、第二端及控制端，其中第一端耦接于二极管单元d1的第一端，第二端耦接于二极管单元d1的第二端，及控制端耦接于晶体管t7的第一端。若晶体管t7是双极性晶体管，第一端可为集极，第二端可为射极，控制端可为基极。若晶体管t7是场效应晶体管时，第一端可为漏极，第二端可为源极，控制端可为栅极。

图5为另一实施例中，图2及图3的二极管单元d1的架构示意图。二极管单元d1可包含二极管d，二极管d可包含第一端及第二端，其中第一端可耦接于二极管单元d1的第一端，及第二端可耦接于二极管单元d1的第二端。举例而言，二极管d的第一端可为阳极，且第二端可为阴极。

图6为另一实施例中，参考电压产生器600的示意图。参考电压产生器600可包含定电压产生电路610、放大器620、二极管单元d1及晶体管t6。定电压产生电路610可包含输出端nout、第一端及第二端，其中输出端nout可用以输出参考电压vr，且第一端具有操作电压vx。放大器620可包含输入端、输出端、第一端及第二端，其中输入端耦接于定电压产生电路610的第一端，且第一端耦接于第一电压端vh。二极管单元d1可包含第一端及第二端，其中第一端耦接于放大器620的第二端，且第二端耦接于定电压产生电路610的第二端及第二电压端vg。晶体管t6可包含第一端、第二端及控制端，其中第一端耦接于放大器620的第一端，第二端耦接于定电压产生电路610的输出端nout，且控制端耦接于放大器620的输出端。

图6的定电压产生电路610可例如包含图2及图3的晶体管t1至t4及电阻r1至r3，且图6的放大器620可例如包含晶体管t5及电阻r4，其组件耦接方式可如图2或图3。其中，图2或图3中的电阻r2的第一端耦接于定电压产生电路610的输出端nout，晶体管t4的第一端耦接于定电压产生电路610的第一端，电阻r1的第二端耦接于定电压产生电路610的第二端。其中，图2或图3中的电阻r4的第一端耦接于放大器620的第一端，电阻r4的第二端耦接于放大器620的输出端，晶体管t5的第二端耦接于放大器620的第二端，晶体管t5的控制端耦接于放大器620的输入端。图6的二极管单元d1及晶体管t6可对应于图2及图3的二极管单元d1及晶体管t6。此外，其他适宜的电路结构亦属于实施例的范围。

综上可知，实施例提供的参考电压产生器可具有低压差(lowdropoutvoltage)的功效，但不需使用运算放大器，故可缩减补偿电容造成的电路面积。同时，可兼有良好的电压抑制比，从而可较不受供应电压端的噪声影响。实施例提供的参考电压产生器不需外接电流源，故可避免使用相异型式的晶体管，从而可降低工艺上的限制，例如可利于采用砷化镓异质结双极型晶体管工艺。实施例提供的参考电压产生器可具有较广范围的电压余度(voltageheadroom)，且输出的参考电压可实质上不敏感于温度变化，例如可于-45℃至85℃的操作温度下提供实质上稳定的电压。因此可知，对于改善本领域的缺失，实施例提供的参考电压产生器实有帮助。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明权利要求的涵盖范围。