电源对地ESD保护单元及双电源宽带线性稳压器保护结构的制作方法

本发明属于双极模拟集成电路技术领域，具体涉及一种电源对地esd保护单元及双电源宽带线性稳压器保护结构。

背景技术：

线性稳压器是当今电子系统中的重要组成部分，正在向着高功率密度、高转换效率、高集成度、低压输出、快速负载瞬态响应的方向发展。线性稳压器输出调整管采用pnp晶体管或pmos晶体管，实现低压差的功能，但由于电路输出阻抗较大，负载瞬态响应较慢；若而其输出调整管采用npn晶体管或nmos晶体管，实现了较快的负载瞬态响应，但其输入输出压差较大；若线性稳压器采用双电源供电，控制部分、输出功率npn晶体管采用不同输入电源单独供电，可实现线性稳压器具有宽带、低压差的特点，电路原理图如图1所示，而输出分压电阻r1、r2利用混合集成电路技术，采用厚膜电阻实现输出电压规格可重构设计，满足不同供电系统的需求。如图1所示的双电源宽带线性稳压器结构，包括控制电路输入电源vin1，功率晶体管输入电源vin2，调整端口adj，输出端口vout和地端口。在该线性稳压器结构中，为了实现低压差、宽带性能，采用双电源供电，且调整端口(adj)出现在外引脚，故双电源对地抗静电保护结构设计难度增加，双电源供电电路整体芯片各端口之间的抗静电网络设计复杂化。

技术实现要素：

针对双电源宽带双极线性稳压器的端口特点，提供了一种全芯片抗静电保护结构，该方法不仅可以保证芯片各端口之间电气相互隔离，而且可提升全芯片静电泄放能力。

为达到上述目的，本发明所述一种电源对地esd保护单元，其特征在于，包括晶体管qn1，晶体管qn1的集电极和发射极用于连接控制电路输入电源vin1或功率晶体管输入电源vin2，基极接晶体管qn2的发射极；晶体管qn2的集电极用于连接控制电路输入电源vin1或功率晶体管输入电源vin2，基极与电阻r1一端及晶体管qn3的基极相接，发射极接晶体管qn1的基极；电阻r1另一端接地；晶体管qn3的集电极用于连接控制电路输入电源vin1或功率晶体管输入电源vin2，发射极与电阻r2一端及晶体管qn4的基级连接；电阻r2另一端接地；晶体管qn4集电极用于连接控制电路输入电源vin1或功率晶体管输入电源vin2，发射极接地；电容c1一端用于连接控制电路输入电源vin1或功率晶体管输入电源vin2，另一端与晶体管qn3基极连接；二极管d1负向端用于连接控制电路输入电源vin1或功率晶体管输入电源vin2，正向端接地。

进一步的，电源对地esd保护单元中的有源器件均采用npn晶体管。

进一步的，电容c1采用mos电容。

进一步的，二极管d1为芯片衬底对外延的寄生二极管。

进一步的，电阻r1和电阻r2采用基区电阻。

进一步的，电阻r1和电阻r2长宽比均为45/10。

进一步的，电阻r1和电阻r2的阻值为1.0kω～1.5kω。

一种双电源宽带线性稳压器保护结构，包括两个上述电源对地esd保护单元a1和a2，以及晶体管qn9、晶体管qn10、晶体管qn11和晶体管qn12；其中，抗静电保护单元a1的电源用于连接vin1，另一端接地；抗静电保护单元a2的电源用于连接vin2，另一端接地；晶体管qn9的集电极用于连接控制电路输入电源vin1，发射极用于连接调整端口adj，基极连接晶体管qn10的发射极；晶体管qn10的集电极用于连接控制电路输入电源vin1，基极接地；晶体管qn11的集电极用于连接控制电路输入电源vin2，发射极连接输出端口vout，基极连接晶体管qn12的发射极；晶体管qn12的集电极用于连接控制电路输入电源vin2，基极接地。

与现有技术相比，本发明至少具有以下有益的技术效果，根据双极晶体管的特性，利用双极晶体管be结、rc延迟、达林顿npn晶体管的特点，构建了一种电源对地静电保护单元，采用电源对地的经典保护结构可以实现电源端口与地端口的静电保护，并采用该静电保护单元及双极晶体管be特性，设计了双电源宽带双极线性稳压器全芯片静电保护网络，由于vin1、vin2、adj、vout对地均具有反向二极管结构，adj对地二极管为图3中的晶体管qn9和晶体管qn10的be结，vout对地二极管为图3中的晶体管qn11和晶体管qn12的be结，不仅可以保证芯片各端口之间电气相互隔离，而且可提升全芯片静电泄放能力，可推广至其它双极、bcd工艺的模拟电路。

进一步的，电源对地esd保护单元中的有源器件均采用npn晶体管，npn晶体管具有较大的电流泄放能力。

进一步的，电容c1采用mos电容，双极工艺中mos电容工艺简单，容易实现。

进一步的，二极管d1为芯片衬底对外延的寄生二极管，该二极管采用衬底与外延之间的寄生二极管，不额外占用芯片面积。

进一步的，电阻r1和电阻r2采用基区电阻，基区电阻与npn晶体管基区采用同一张光刻版制作，精度较高。

进一步的，电阻r1和电阻r2长宽比均为45/10，为相应的npn晶体管提供合适的静态工作点。

附图说明

图1为双电源宽带双极线性稳压器结构图；

图2为电源对地esd保护结构图；

图3为双电源宽带双极线性稳压器全芯片esd保护网络图。

具体实施方式

下面结合附图对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

本发明利用双极晶体管be结、rc延迟、达林顿npn晶体管的特点，构建了一种电源对地的静电保护单元，采用该静电保护单元及双极晶体管be特性，设计了双电源宽带双极线性稳压器全芯片静电保护网络，电路简洁，该全芯片静电保护结构，不仅可以保证芯片各端口之间电气相互隔离，而且最大程度建立全芯片静电泄放通路，提升全芯片静电泄放能力，提升双电源双极线性稳压器的全芯片抗静电能力，可推广至其它双极、bcd工艺的模拟电路。

如图2所示，在电源对地esd保护单元a中，晶体管qn1的集电极和发射极接控制电路输入电源vin1(或功率晶体管输入电源vin2)，基极接晶体管qn2的发射极；晶体管qn2集电极接控制电路输入电源vin1(或功率晶体管输入电源vin2)，基极与电阻r1一端相接，发射极接晶体管qn1的基极；电阻r1一端接晶体管qn2的基极，另一端接地；晶体管qn3集电极接控制电路输入电源vin1(或功率晶体管输入电源vin2)，基极接电阻r1一端，发射极接电阻r2一端；电阻r2一端接晶体管qn3发射极，另一端接地；晶体管qn4集电极接控制电路输入电源vin1(或功率晶体管输入电源vin2)，基极接电阻r2一端，发射极接地；电容c1一端接控制电路输入电源vin1(或功率晶体管输入电源vin2)，另一端接电阻r1一端；二极管d1负向端一端接控制电路输入电源vin1(或功率晶体管输入电源vin2)，正向端的另一端接地。

如图3所示，图3为全芯片各端口之间的静电保护网络，利用电源对地的抗静电保护单元a、npn晶体管be结特性，构建了双电源宽带双极线性稳压电源的全芯片抗静电保护结构。包括抗静电保护单元a1、抗静电保护单元a2，和两个达林顿npn晶体管。其中抗静电保护单元a1和a2与抗静电保护单元a的结构完全相同，由晶体管qn9和晶体管qn10的be结组成adj对地存在两个串联反向be结，由晶体管qn11和晶体管qn12的be结组成vout对地存在两个串联反向be结，具体连接关系如下：

抗静电保护单元a1电源接vin1，另一端接地；a2电源接vin2，另一端接地；晶体管qn9集电极接vin1，发射极接adj，基极接晶体管qn10的发射极；晶体管qn10集电极接vin1，基极接地，发射极接晶体管qn9的基极；晶体管qn11集电极接vin2，发射极接vout，基极接晶体管qn12的发射极；晶体管qn12集电极接vin2，基极接地，发射极接晶体管qn11的基极。

具体说明本发明所提供的一种双电源宽带线性稳压器全芯片esd保护结构和应用条件：

(一)单元结构

如图2所示，在电源对地的抗静电保护单元a中，qn1采用npn晶体管，其发射区面积为30μm×30μm，元包数为2个，集电极和发射极接vin1(或vin2)，基极接qn2晶体管的发射极；qn2晶体管采用npn晶体管，其发射区面积为30μm×30μm，元包数为2个，集电极接vin1(或vin2)，基极与电阻r1一端相接，发射极接qn1晶体管的基极；电阻r1采用基区电阻，长宽比为45/10，一端接qn2晶体管的基极，另一端接地；qn3采用npn晶体管，其发射区面积为10μm×10μm，元包数为12个，晶体管集电极接vin1(或vin2)，基极接电阻r1一端，发射极接电阻r2一端；电阻r2采用基区电阻，长宽比为45/10，一端接晶体管qn3发射极，另一端接地；qn4采用npn晶体管，其发射区面积为10μm×10μm，元包数为36个，晶体管qn4集电极接vin1(或vin2)，基极接r2电阻一端，发射极接地；电容c1采用mos电容，其面积为400μm×70μm，一端接vin1(或vin2)，另一端接r1电阻一端；二极管d1为芯片衬底与外延的寄生大面积二极管，其面积大于100μm×100μm，负向端一端接vin1(或vin2)，正向端一端接地。

如图3所示，利用电源对地的抗静电保护单元a、npn晶体管be结特性，构建了双电源宽带双极线性稳压电源的全芯片抗静电保护结构。抗静电保护单元a1的电源接vin1，另一端接地；抗静电保护单元a2的电源接vin2，另一端接地；晶体管qn9采用npn晶体管，其发射区面积为30μm×30μm，元包数为2个，该晶体管集电极接vin1，发射极接adj，基极接晶体管qn10的发射极；qn10采用npn晶体管，其发射区面积为30μm×30μm，元包数为2个，该晶体管集电极接vin1，基极接地，发射极接晶体管qn9的基极；qn11采用npn晶体管，其发射区面积为30μm×30μm，元包数为2个，晶体管qn11的集电极接vin2，发射极接vout，基极接晶体管qn12的发射极；晶体管qn12采用npn晶体管，其发射区面积为30μm×30μm，元包数为2个，晶体管qn12集电极接vin2，基极接地，发射极接晶体管qn11的基极。

(二)应用条件

本发明的一种双电源宽带双极线性稳压器全芯片抗静电保护网络，应用该静电保护网络的芯片输入电压vin1范围为3.3v～7v，输入电压vin2范围为1.4v～7v，可广泛应用于双极或bcd工艺模拟电路io端口抗静电保护。

实施例1

基于标准双极工艺技术，全芯片中的输入电压vin1范围为3.3v～7v，输入电压vin2范围为1.4v～7v，采用如图3所示的全芯片静电保护网路，vin1、vin2、adj、vout对地均具有反向二极管结构，故该芯片各端口之间可实现相互隔离。

当vin1端口与地端口之间发生esd事件时，若vin1端口为高压，qn1、qn2晶体管be结反向击穿后，达林顿晶体管中的晶体管qn3和qn4导通，esd电流通过达林顿中的晶体管中的晶体管qn3和qn4泄放到底；若vin1端口为低压，esd电流由二极管d1泄放到vin1端口；vin2端口与地端口之间esd事件和vin1端口情况相同，不再重述。

当adj端口与地端口之间发生esd事件时，若adj端口为高压，晶体管qn9和qn10的be结反向击穿后，esd电流由晶体管qn9和qn10be结反向击穿泄放到底；若adj端口为低压，esd电流由晶体管qn9和qn10be结正向导通后泄放到adj端口；vout端口与地端口之间esd事件和adj端口情况相同，不再重述。

当vin1端口与adj端口之间发生esd事件时，若vin1端口为高压，esd电流由vin1端口泄放到地，再由地端口通过晶体管qn9和qn10的be结正向导通后泄放到adj端口；若vin1端口为低压，esd电流由晶体管qn9和qn10be结反向击穿后泄放到地端口，再由地端口经二极管d1正向导通泄放到vin1端口；vin1端口与vout端口情况相同，不再重述。

其它esd事件与上述类似，不再重述。

试验结果表明，基于该发明设计的一种双电源宽带双极线性稳压器全芯片esd保护结构，抗静电保护能力在hbm条件下可达4000v以上，高于常规esd布局条件下的线性稳压器esd性能指标。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。