一种基于FPGA的多波形信号发生器的制作方法

本实用新型属于信号发生器技术领域，具体涉及一种基于FPGA的多波形信号发生器。

背景技术：

多波形信号发生器是进行信号方面实验必不可少的，广泛应用于教学、科研等方面，随着信息化时代的到来，人们对信号发生器的品质有了更高的要求。直接数字频率合成技术可输出多种输出频率稳定且分辨率高的波形，因此成为改进现有信号发生器的重要技术手段。现有的基于FPGA的DDS多信号发生器将DDS技术与高速、高稳定性的数字逻辑芯片FPGA相结合，可输出四种波形，而且在输出较高频率的波形时可保证输出的波形失真度甚微，相较于传统信号发生器具有较明显的优势。但现有的DDS多信号发生器普遍未设置示波器或显示装置，使得无法直观地查看波形和波形频率等信息，影响其实用性。

技术实现要素：

本实用新型所要解决的技术问题是针对上述现有技术的不足，提供一种电路结构简单、体积小且成本低、可输出多种波形、可直观地查看波形和波形频率等信息的基于FPGA的多波形信号发生器。

为实现上述技术目的，本实用新型采取的技术方案为：一种基于FPGA的多波形信号发生器，包括时钟模块、频率控制字模块、FPGA模块、D/A转换模块、低通滤波模块和显示模块，FPGA模块包括相位累加器、ROM存储器、正弦波模块、三角波模块、锯齿波模块、矩形波模块、脉冲波模块和按键模块，时钟模块与FPGA模块相连，频率控制字模块、相位累加器和ROM存储器依次相连，ROM存储器将不同类型的波形数据分别传输至正弦波模块、三角波模块、锯齿波模块、矩形波模块和脉冲波模块，五种波形模块分别连接按键模块的数据接收端，按键模块的数据输出端与D/A转换模块相连，D/A转换模块连接低通滤波模块，低通滤波模块连接显示模块。

为优化上述技术方案，采取的具体措施还包括：所述的FPGA模块的型号为CycloneⅡ系列的EP2C8T144C8N芯片。

所述的时钟模块采用80MHz晶振，所述的80MHz晶振为FPGA模块提供时钟脉冲。

所述的ROM存储模块采用EPCS4SI8存储器，所述的EPCS4SI8存储器将相位累加器的地址相位信息映射成波幅度的数字量信号，以得到波形的幅度量化序列，并传输至相应的波形模块中。

所述的按键模块采用SW-PB按键，所述的SW-PB按键用来控制输出波形的种类、输出频率以及电压幅度。

所述的D/A转换模块采用MX7545AKN数模转换器，所述的MX7545AKN数模转换器将按键模块选择输出的波形的幅度量化序列转化成对应的电平输出，将波形数据信号转换成模拟波形信号，并输出至低通滤波模块。

所述的低通滤波模块采用TL082C放大器，所述的TL082C放大器用于去除直流电压中的交流部分，使模拟波形平滑的同时放大相应的模拟波形。

所述的显示模块为液晶显示屏，所述液晶显示屏的型号为LCD12864，所述的液晶显示屏可显示相应的模拟波形和波形频率。

本实用新型具有以下有益效果：本实用新型提供的基于FPGA的多波形信号发生器电路结构简单、体积小且成本低；可产生正弦波、三角波、方波、锯齿波以及脉冲波五种波形且输出波形的失真度较低，同时通过按键模块可选择输出波形的种类，调节输出波形的电压幅度及输出频率，通过显示模块可直观地查看波形和波形频率等信息，操作便捷，实用性强。

附图说明

图1是本实用新型的电路原理框图。

其中的附图标记为：时钟模块1、频率控制字模块2、FPGA模块3、D/A转换模块4、低通滤波模块5、显示模块6、相位累加器7、ROM存储器8、正弦波模块9、三角波模块10、锯齿波模块11、矩形波模块12、脉冲波模块13、按键模块14。

具体实施方式

以下结合附图对本实用新型的实施例作进一步详细描述。

如图1所示，一种基于FPGA的多波形信号发生器，包括时钟模块1、频率控制字模块2、FPGA模块3、D/A转换模块4、低通滤波模块5和显示模块6，FPGA模块3包括相位累加器7、ROM存储器8、正弦波模块9、三角波模块10、锯齿波模块11、矩形波模块12、脉冲波模块13和按键模块14，时钟模块1与FPGA模块3相连，频率控制字模块2、相位累加器7和ROM存储器8依次相连，ROM存储器8将不同类型的波形数据分别传输至正弦波模块9、三角波模块10、锯齿波模块11、矩形波模块12和脉冲波模块13，五种波形模块分别连接按键模块14的数据接收端，按键模块14的数据输出端与D/A转换模块4相连，D/A转换模块4连接低通滤波模块5，低通滤波模块5连接显示模块6。

实施例中，FPGA模块3的型号为CycloneⅡ系列EP2C8T144C8N芯片。

实施例中，时钟模块1采用80MHz晶振，80MHz晶振为FPGA模块3提供时钟脉冲。

实施例中，ROM存储器8采用EPCS4SI8存储器，EPCS4SI8存储器将相位累加器7的地址相位信息映射成波幅度的数字量信号，以得到波形的幅度量化序列，并传输至相应的波形模块中。

实施例中，按键模块14采用SW-PB按键，SW-PB按键用来控制输出波形的种类、输出频率以及电压幅度。

实施例中，D/A转换模块4采用MX7545AKN数模转换器，MX7545AKN数模转换器将按键模块14选择输出的波形的幅度量化序列转化成对应的电平输出，将波形数据信号转换成模拟波形信号，并输出至低通滤波模块5。

实施例中，低通滤波模块5采用TL082C放大器，TL082C放大器用于去除直流电压中的交流部分，使模拟波形平滑的同时放大相应的模拟波形。

实施例中，显示模块6为液晶显示屏，液晶显示屏的型号为LCD12864，液晶显示屏可显示相应的模拟波形和波形频率。

本实用新型的工作原理如下：使用Quartus II软件进行Verilog程序编写，时钟模块1为系统提供时钟脉冲，时钟脉冲进入到FPGA模块3中，相位累加器7进行频率控制字模块2的频率控制字K的累加，当累加的频率达到溢出值时输出相位，并进而传送到ROM表中，在ROM表中获得相应波形的幅度，ROM存储器8将相位累加器7的地址相位信息映射成波幅度的数字量信号，进而得到波形的幅度量化序列，并相应地传输至正弦波模块9、三角波模块10、锯齿波模块11、矩形波模块12和脉冲波模块13中，通过按键模块14控制输出波形的种类、输出频率以及电压幅度，D/A转换模块4将按键模块14选择输出的波形的幅度量化序列转化成对应的电平输出，将波形数据信号转换成模拟波形信号，并传输至低通滤波模块5，低通滤波模块5去除直流电压中的交流部分，获得平滑的模拟波形并放大相应的模拟波形，放大后的模拟波形信息最终传输至显示模块6，显示模块6显示相应的模拟波形和波形频率。

以上仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，应视为本实用新型的保护范围。