应用LDO电路的芯片及电子设备的制作方法

本发明涉及电路设计技术领域，尤其是涉及一种应用ldo电路的芯片及电子设备。

背景技术：

目前，蓝牙协议通信系统对蓝牙电源效率的要求越来越高。为提高效率，应用该系统的芯片通常会集成升压-降压电路(ldo电路(lowdropoutregulator，低压差线性稳压器)等)，以产生多个电压域。在采用ldo电路时，为了提高ldo的电源效率，需要尽可能的降低ldo的电压差(dropout电压)。然而，在实现ldo电路的低电压差的过程中，ldo电路的电源抑制比、负载跳变瞬态响应和电源跳变瞬态响应等性能均难以达到正常需求。ldo效率的提高与ldo的其他性能稳定之间存在着一定的矛盾性，这就导致了ldo的电源效率无法得到很好的提高。

技术实现要素：

有鉴于此，本发明的目的在于提供一种应用ldo电路的芯片及电子设备，以缓解了传统芯片中的ldo电路的电源效率低的技术问题。

第一方面，本发明实施例提供了一种应用ldo电路的芯片，该芯片中的ldo电路包括：主电路，以及与主电路连接的控制电路和电流采样电路；主电路包括电压输入端、电压输出端和场效应晶体管；电压输入端用于接收外部电路的外部输入电压；电压输出端用于为外部电路提供稳定的输出电压；场效应晶体管的漏极与电压输入端连接，场效应晶体管的源极与电压输出端连接；控制电路用于控制电压输出端的输出电压与预设参考电压的比值达到预设比值；其中，控制电路的第一输入端与预设参考电压连接；控制电路的第一输出端与场效应晶体管的栅极连接；控制电路的第二输出端与场效应晶体管的源极连接；电流采样电路用于检测通过场效应晶体管上的电流；其中，电流采样电路的电流采样端与场效应晶体管的栅极连接；电流采样电路的第二输入端与外部供电电压、控制电路的第三输出端连接；电流采样电路的第三输入端与外部输入电压连接，电流采样电路的第四输出端与电压输出端连接。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，电流采样电路包括第二放大器、第二场效应管和差分子电路；第二场效应管用于采集场效应晶体管上的电流；第二放大器用于抑制第二场效应管所在通路上的漏电，以稳定第二场效应管的采集准确度；其中，述第二场效应管的源极与第四输出端连接；第二场效应管的栅极与电流采样端连接；第二场效应管的漏极与第二放大器的反向输入端、差分子电路的第一差分输出端连接，第二放大器的同向输入端与第三输入端连接；第二放大器的输出端与差分子电路的第二差分输出端连接；差分子电路的差分输入端与第二输入端连接；差分子电路的第三差分输出端与电流采样电路预留的第六输出端连接；差分子电路的接地端接地。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，差分子电路包括第三场效应管、第四场效应管、第五场效应管、第六场效应管和第一电容；第三场效应管、第四场效应管、第五场效应管均为n沟道场效应管；第六场效应管均为p沟道场效应管；其中，第三场效应管的栅极、第三场效应管的漏极、第四场效应管的栅极均和第五场效应管的源极连接；第三场效应管的源极、第四场效应管的源极、第一电容的第一电容端均和差分输入端连接；第一电容的第二电容端、第五场效应管的栅极均和第二差分输出端连接；第五场效应管的漏极与第一差分输出端连接；第四场效应管的漏极、第六场效应管的漏极、第六场效应管的栅极与第三差分输出端连接；第六场效应管的源极与差分子电路的接地端连接。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第三种可能的实施方式，其中，控制电路包括第一放大器、第一场效应管、第一电阻和第二电阻；第一放大器用于对预设参考电压进行放大后，输出对应预设参考电压的放大电压；第一场效应管用于稳定该放大电压，以保证该放大电压的电压裕度；其中，第一电阻的第一电阻端与第二输出端连接；第一电阻的第二电阻端与第二电阻的第三电阻端连接，第二电阻的第四电阻端接地；第一放大器的同向输入端与第一输入端连接；第一放大器的反向输入端与第三电阻端连接；第一放大器的输出端与第一场效应管的栅极连接；第一场效应管的源极与第一输出端连接；第一场效应管的漏极与第三输出端连接。

结合第一方面的第三种可能的实施方式，本发明实施例提供了第一方面的第四种可能的实施方式，其中，该ldo电路还包括环路补偿电路；环路补偿电路用于产生跟随零点，以对ldo电路进行环路补偿；其中，环路补偿电路的第一补偿端与第一放大器的输出端连接；环路补偿电路的第二补偿端与第一输出端；环路补偿电路的第三补偿端与第六输出端连接；环路补偿电路的接地端接地。

结合第一方面的第四种可能的实施方式，本发明实施例提供了第一方面的第五种可能的实施方式，其中，环路补偿电路包括第七场效应管、第八场效应管和第二电容；其中，第七场效应管和第八场效应管均为p沟道场效应管；第七场效应管的源极和第八场效应管的源极均接地；第七场效应管的栅极、第八场效应管的栅极与第三补偿端连接；第七场效应管的漏极与第二补偿端连接；第八场效应管的漏极经第二电容与第一补偿端连接。

结合第一方面的第二种可能的实施方式，本发明实施例提供了第一方面的第六种可能的实施方式，其中，控制电路包括第三放大器、补偿子电路、第三电阻和第四电阻；第三放大器用于对预设参考电压进行放大后，输出对应预设参考电压的放大电压；补偿子电路用于保证预设参考电压的放大电压的电压裕度，以及ldo电路进行环路补偿；其中，第三电阻的第五电阻端与第二输出端连接；第三电阻的第六电阻端与第四电阻的第七电阻端连接，第四电阻的第八电阻端接地；第三放大器的反向输入端与第一输入端连接；第三放大器的同向输入端与第六电阻端连接；第三放大器的输出端与补偿子电路的补偿输入端连接；补偿子电路的第四补偿输出端与第一输出端连接；补偿子电路的第五补偿输出端与第二输出端连接；补偿子电路的第六补偿输出端与第三输出端连接。

结合第一方面的第六种可能的实施方式，本发明实施例提供了第一方面的第七种可能的实施方式，其中，补偿子电路包括：第九场效应管、第十场效应管、第十一场效应管和第三电容；第九场效应管和第十一场效应管为n沟道场效应管；第十场效应管为p沟道场效应管；其中，第九场效应管的漏极、第十场效应管的漏极、第十场效应管的栅极均与第四补偿输出端连接；第十场效应管的源极与第五补偿输出端连接；第十一场效应管的漏极经第三电容与第九场效应管的栅极、补偿输入端连接；第十一场效应管的源极、第九场效应管的源极与第六补偿输出端连接；第十一场效应管的栅极与第三场效应管的栅极连接。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第八种可能的实施方式，其中，第二放大器的运放结构为pmos输入型结构。

第二方面，本发明实施例还提供一种电子设备，其中，该电子设备应用第一方面所述的芯片。

本发明实施例带来了以下有益效果：

本实施例提供了一种应用ldo电路的芯片及电子设备，该芯片中的ldo电路包括：主电路以及与主电路连接的控制电路和电流采样电路；主电路包括电压输入端、电压输出端和场效应晶体管；电压输入端用于接收外部电路的外部输入电压；电压输出端用于为外部电路提供稳定的输出电压；场效应晶体管的漏极与电压输入端连接，场效应晶体管的源极与电压输出端连接；控制电路用于控制电压输出端的输出电压与预设参考电压的比值达到预设比值；其中，控制电路的第一输入端与预设参考电压连接；控制电路的第一输出端与场效应晶体管的栅极连接；控制电路的第二输出端与场效应晶体管的源极连接；电流采样电路用于检测通过场效应晶体管上的电流；其中，电流采样电路的电流采样端与场效应晶体管的栅极连接；电流采样电路的第二输入端与外部供电电压、控制电路的第三输出端连接；电流采样电路的第三输入端与外部输入电压连接，电流采样电路的第四输出端与电压输出端连接。这种的电路设计方式，可以使得加载到场效应晶体管的电压远小于尽可能等于预设参考电压，以实现场效应晶体管的管压降较低，进而提高ldo电路的效率。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种应用ldo电路的芯片的结构图；

图2为本发明实施例提供的一种电流采样电路的电路图；

图3为本发明实施例提供的一种应用ldo电路的芯片的电路图；

图4为本发明实施例提供的另一种应用ldo电路的芯片的电路图。

图标：102-主电路；104-控制电路；106-电流采样电路；108-场效应晶体管。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，蓝牙协议通信系统对蓝牙电源效率的要求越来越高。为提高效率，应用该系统的芯片通常会集成升压-降压电路(如buck电路、ldo电路(lowdropoutregulator，低压差线性稳压器)等)，以产生多个电压域。在采用ldo电路时，需要合理分配ldo控制电路和输出级电路的电压域，以尽可能的降低ldo的电压差(dropout电压)，基于此，才可以明显提高ldo的电源效率。

然而，为了实现ldo电路的低电压差，ldo电路在采用单电源实现的电路方案中，需要耗费很大的面积，并且ldo电路的电源抑制比、负载跳变瞬态响应和电源跳变瞬态响应等性能均难以达到需求。同时低电压差意味着ldo的工作状态可能切换到开关状态(powerswitch)，该开关状态下ldo电路存在静态漏电的问题，且，ldo电路需要进行特殊处理的过流保护才可保证正常工作。也就是说，ldo效率的提高与ldo的其他性能稳定之间存在着一定的矛盾性，这就导致了ldo的电源效率无法得到很好的提高。

基于此，本发明实施例提供的一种应用ldo电路的芯片及电子设备，可以在保证ldo电路性能的前提下，提高ldo电路的效率。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种应用ldo电路的芯片进行详细介绍。

实施例一：

本实施例提供了一种应用ldo电路的芯片，如图1所示的一种应用ldo电路的芯片的结构图。

该芯片中的ldo电路包括：主电路102，以及与主电路连接的控制电路104和电流采样电路106；

其中，主电路102包括电压输入端①、电压输出端②和场效应晶体管(powermos)108；

电压输入端①用于接收外部电路的外部输入电压vin；电压输出端②用于为外部电路提供稳定的输出电压vout；场效应晶体管108的漏极与电压输入端①连接，场效应晶体管108的源极与电压输出端②连接；

控制电路104用于控制电压输出端②的输出电压vout与预设参考电压vref的比值达到预设比值；

其中，控制电路104的第一输入端③与预设参考电压vref连接；控制电路104的第一输出端④与场效应晶体管108(powermos)的栅极连接；控制电路104的第二输出端⑩与场效应晶体管108的源极连接；

电流采样电路106用于检测通过场效应晶体管108上的电流；

其中，电流采样电路106的电流采样端⑨与场效应晶体管108的栅极连接；电流采样电路106的第二输入端⑤与外部供电电压vbat、控制电路104的第三输出端⑥连接；电流采样电路106的第三输入端⑦与外部输入电压vin连接，电流采样电路106的第四输出端⑧与电压输出端②连接。

值得说明的是，上述ldo电路采用双电源供电，分别为vbat和vin，且vin小于vbat。

本实施例提供的应用ldo电路的芯片中的ldo电路包括：主电路以及与主电路连接的控制电路和电流采样电路；主电路包括电压输入端、电压输出端和场效应晶体管；电压输入端用于接收外部电路的外部输入电压；电压输出端用于为外部电路提供稳定的输出电压；场效应晶体管的漏极与电压输入端连接，场效应晶体管的源极与电压输出端连接；控制电路用于控制电压输出端的输出电压与预设参考电压的比值达到预设比值；电流采样电路用于检测通过场效应晶体管上的电流。这种的电路设计方式，可以使得加载到场效应晶体管的电压远小于尽可能等于预设参考电压，以实现场效应晶体管的管压降较低，进而提高ldo电路的效率。

在上述实施例的基础上，图2示出了一种电流采样电路的电路图，电流采样电路106包括第二放大器clampea、第二场效应管m2和差分子电路；

其中，第二场效应管m2用于采集场效应晶体管108上的电流；该第二场效应管m2作为场效应晶体管108的电流采样管，与场效应晶体管108匹配设计。

进一步，第二放大器clampea用于抑制第二场效应管m2所在通路上的漏电，以稳定第二场效应管m2的采集准确度；该第二放大器clampea通常需要自带系统offset。

值得说明的是，该第二放大器clampea的反向输入端会低于同向输入端，这样的设计方式虽然牺牲了第二场效应管m2的一定的电流采样精度，但是抑制了vin过低时第二场效应管m2所在通路的漏电的问题。基于此设计方式，保证了ldo的低功耗工作。

在实际电路连接时，第二场效应管m2的源极与第四输出端⑧连接；第二场效应管m2的栅极与电流采样端⑨连接；第二场效应管m2的漏极与第二放大器clampea的反向输入端、差分子电路的第一差分输出端连接；第二放大器clampea的同向输入端与第三输入端⑦连接；第二放大器clampea的输出端与差分子电路202的第二差分输出端连接；差分子电路的差分输入端与第二输入端⑤连接；差分子电路的第三差分输出端与电流采样电路106预留的第六输出端连接；差分子电路的接地端接地。

具体地，差分子电路包括第三场效应管m3、第四场效应管m4、第五场效应管m5、第六场效应管m6和第一电容c1；

第三场效应管m3、第四场效应管m4、第五场效应管m5均为n沟道场效应管；第六场效应管m6均为p沟道场效应管；

第三场效应管m3的栅极、第三场效应管m3的漏极、第四场效应管m4的栅极均和第五场效应管m5的源极连接；

第三场效应管m3的源极、第四场效应管m4的源极、第一电容c1的第一电容端均和差分输入端连接，即与第二输入端⑤的vbat连接；

第一电容c1的第二电容端、第五场效应管m5的栅极均和第二差分输出端连接，即与第二放大器clampea的输出端连接；

第五场效应管m5的漏极与第一差分输出端连接，即与第二场效应管m2的漏极连接；

第四场效应管m4的漏极、第六场效应管m6的漏极、第六场效应管m6的栅极与第三差分输出端连接，即与第六输出端连接；

第六场效应管m6的源极与差分子电路的接地端连接。

在上述实施例的基础上，本实施例提供了一种应用ldo电路的芯片的电路图，如图3所示。

其中，控制电路104包括第一放大器a1、第一场效应管m1、第一电阻r1和第二电阻r2；

第一放大器a1用于对预设参考电压进行放大后，输出对应预设参考电压的放大电压；第一场效应管m1用于稳定该放大电压，以保证该放大电压的电压裕度；

其中，第一电阻r1的第一电阻端与第二输出端⑩连接；第一电阻r1的第二电阻端与第二电阻r2的第三电阻端连接，第二电阻r2的第四电阻端接地；第一放大器a1的同向输入端与第一输入端③连接；第一放大器a1的反向输入端与第三电阻端连接；第一放大器a1的输出端与第一场效应管m1的栅极连接；第一场效应管m1的源极与第一输出端④连接；第一场效应管m1的漏极与第三输出端⑥连接。

基于此设计，vout与vref的上述预设比值等于：(r1+r2)/r2，其中，r1为第一电阻r1的阻值，r2为第二电阻r2的阻值。

进一步，当vbat的电压值较低时，第一放大器a1输出的第一场效应管m1可以采用native来保证电压裕度。

进一步，该ldo电路还包括环路补偿电路302；

其中，该环路补偿电路302用于产生跟随零点，以对ldo电路进行环路补偿；具体地，环路补偿电路302的第一补偿端与第一放大器a1的输出端连接；环路补偿电路的第二补偿端与第一输出端④；环路补偿电路302的第三补偿端与第六输出端连接；环路补偿电路302的接地端接地。

在具体电路实现过程中，环路补偿电路包括第七场效应管m7、第八场效应管m8和第二电容c2；

其中，第七场效应管m7和第八场效应管m8均为p沟道场效应管；第七场效应管m7的源极和第八场效应管m8的源极均接地；第七场效应管m7的栅极、第八场效应管m8的栅极与第三补偿端连接；第七场效应管m7的漏极与第二补偿端连接；第八场效应管m8的漏极经第二电容c2与第一补偿端连接。

为了对ldo电路内部的电流进行采样，图3所示的ldo电路中还包括第一电流表i1和第二电流表i2；其中，第一电流表i1的两端分别连接在第三输出端⑥和第三场效应管的栅极处；第二电流表i2的两端分别连接在第二场效应管的源极和接地处。

值得说明的是，在上述ldo电路设计的过程中，第六场效应管m6、第七场效应管m7、第八场效应管m8可以采用匹配设计，具体实现时，第八场效应管m8用于产生跟随零点进行环路补偿。第七场效应管m7用于降低powermos的gate节点的阻抗，即把次主极点推到高频率。

在上述实施例的基础上，本实施例提供了另一种ldo电路的电路图，如图4所示的另一种ldo电路的电路图。

其中，控制电路104包括第三放大器a3、补偿子电路、第三电阻r3和第四电阻r4；

第三放大器a3用于对预设参考电压进行放大后，输出对应预设参考电压的放大电压；

补偿子电路用于保证预设参考电压的放大电压的电压裕度，以及ldo电路进行环路补偿；

其中，第三电阻r3的第五电阻端与第二输出端⑩连接；第三电阻r3的第六电阻端与第四电阻r4的第七电阻端连接，第四电阻r4的第八电阻端接地；第三放大器a3的反向输入端与第一输入端连接；第三放大器a3的同向输入端与第六电阻端连接；第三放大器a3的输出端与补偿子电路的补偿输入端连接；补偿子电路的第四补偿输出端与第一输出端④连接；补偿子电路的第五补偿输出端与第二输出端④连接；补偿子电路的第六补偿输出端与第三输出端⑥连接。

具体地，补偿子电路包括：第九场效应管m9、第十场效应管m10、第十一场效应管m11和第三电容c3；

其中，第九场效应管m9和第十一场效应管m11为n沟道场效应管；第十场效应管m10为p沟道场效应管；

进一步，第九场效应管m9的漏极、第十场效应管m10的漏极、第十场效应管m10的栅极均与第四补偿输出端连接；第十场效应管m10的源极与第五补偿输出端连接；第十一场效应管m11的漏极经第三电容c3与第九场效应管m9的栅极、补偿输入端连接；第十一场效应管m11的源极、第九场效应管m9的源极与第六补偿输出端连接；第十一场效应管m11的栅极与第三场效应管m3的栅极连接。

本实施例提供的第十场效应管m10的低频跨导大于第九场效应管m9的低频跨导，并且，缓冲级(buffer)提供一定的增益，基于此，第十场效应管m10和第九场效应管m9具有更好的瞬态负载响应性能。其次，采用第十场效应管m10和第九场效应管m9，可以保证放大器clampea的电压裕度。此外，第十场效应管m10可以用于降低powermos的gate节点的阻抗，即把次主极点推到高频率。

其中，第二放大器clampea的运放结构为pmos输入型结构。

传统的ldo电路的dropout电压一般需要在300mv以上，才能保证ldo电路的电源抑制比、负载跳变瞬态响应、电源跳变瞬态响应等性能。为了实现本申请的ldo电路的dropout电压尽量低，上述vbat可以设计的远大于vin，vin设计近乎等于vret，基于此，即可降低powermos的dropout电压。基于此，本申请提供的芯片中的ldo电路可以支持dropout电压小于50mv的情况，且本申请提供的ldo电路在powerswitch的状态下，可以对自身进行过流保护和环路补偿，以维持ldo电路的正常工作，保证负载跳变、电源跳变性能。并且，采用该ldo电路设计的芯片节省了占地面积，该电路中的powermos由于dropout电压的降低，很大程度提高了重载情况下ldo的效率。

综上，本申请提供的应用ldo电路的芯片，针对工作在深线形区的powermos，同样可以较准确的采样到通过该powermos的电流，正常实现环路补偿和电流保护功能。clampea的自带offset结构，可以用来抑制低电源偏低或消失时，该芯片可能存在的漏电问题。

实施例二：

在上述实施例一的基础上，本发明实施例还提供一种电子设备，其中，该电子设备应用实施例一所述的芯片。

本发明实施例提供的电子设备，与上述实施例提供的应用ldo电路的芯片具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。