基于FPGA的伺服控制器的制作方法

本实用新型涉及电机控制技术，尤其涉及伺服控制技术。

背景技术：

交流伺服驱动技术是现代化机电装备的关键技术之一。伺服控制通常为三环控制系统，从内到外依次为电流环、速度环和位置环，电流环为系统内环，其中，速度环和位置环为系统外环，外环的表现依赖于内环的性能。电流环是伺服控制系统中提高控制精度和响应速度的关键，为了提高伺服系统的动态和静态性能，高频响和高精度的电流环控制是必要的。

现有的伺服驱动控制装置如图1所示，其包含一个可编程逻辑器件fpga和一片mcu（也可以是arm、dsp等）芯片，其中fpga负责电流采样、编码器信号处理、脉冲输入输出处理；而mcu负责电机的电流环、速度环和位置环三环控制、用户接口处理；fpga和mcu之间通过并口或串口总线进行数据交换，上电时mcu对fpga进行配置。在mcu中，电流环控制模块根据速度环控制模块输出的电流指令与电流采样模块输出的电流采样值做差后进行pid计算，并对pid计算的结果进行解耦、补偿处理和坐标变换后得到三路占空比信号，按照占空比进行pwm调制，并生成用于驱动三相逆变器的三相pwm信号。

在现有的伺服控制技术中，电流环一般是通过mcu以纯软件的方式实现，其中控制算法的执行过程采用基于系统时钟的串行执行模式。受限于代码串行执行的运行模式，因此电流环算法的执行时间较长，导致从电流采样到脉宽调制占空比更新之间的延时较长，从而使得整个伺服控制系统的控制精度不高且动态响应较慢，严重时还可能导致系统不稳定。此外，由于fpga和mcu之间通常采用并行或者串行总线进行数据交换，两者通过数十条信号线连接通信，其中任意信号线接触不良都将造成数据交换错误，引起故障，从而影响了系统的可靠性。

技术实现要素：

本实用新型所要解决的技术问题在于提供一种动态响应快、可靠性高的伺服控制器。

本实用新型实施例提供了一种基于fpga的伺服控制器，基于fpga的伺服控制器由fpga芯片构成，fpga芯片包括用户接口、编码器模块、电流采样模块、位置环控制模块、速度环控制模块及电流环控制模块；用户接口分别与位置环控制模块、速度环控制模块和电流环控制模块电连接，用于接收来自上位机的外部位置指令、外部速度指令或外部电流指令，将接收的外部位置指令、外部速度指令及外部电流指令分别发送给位置环控制模块、速度环控制模块和电流环控制模块，并将位置环控制模块、速度环控制模块和电流环控制模块的运行状态反馈给所述上位机；编码器模块分别与位置环控制模块、速度环控制模块和电流环控制模块电连接，用于接收编码器采集的电机转子运行角度，并对电机转子运行角度进行微分计算得到电机运行速度，将电机转子运行角度分别发送给位置环控制模块和电流环控制模块，将电机运行速度发送给速度环控制模块；电流采样模块与电流环控制模块电连接，用于接收外部输入的电流采样信号，并对所述电流采样信号进行信号调理后发送给电流环控制模块；位置环控制模块与速度环控制模块电连接，速度环控制模块与电流环控制模块电连接，位置环控制模块、速度环控制模块和电流环控制模块分别用于实现对电机的位置闭环控制、速度闭环控制和电流闭环控制。

本实用新型至少具有以下优点和特点：

本实施例的基于fpga的伺服控制器采用基于fpga硬件逻辑的并行处理方式实现了伺服控制所需的各个控制模块，缩短了电流环算法的执行时间，有效地提高了电流环的刷新频率，拓展了伺服系统的带宽。此外，该伺服控制器将速度控制、位置控制和用户接口均通过fpga的硬件逻辑实现，实现了单片fpga芯片对电机的伺服控制，避免了对mcu芯片的使用，提高了可靠性。

附图说明

图1示出了现有的伺服控制装置的原理图。

图2示出了根据本实用新型一实施例的基于fpga的伺服控制器的电路原理图。

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细说明。

请参阅图2。根据本实用新型一实施例的基于fpga的伺服控制器包括fpga芯片100，fpga芯片100包括用户接口11、编码器模块12、电流采样模块13、过流保护模块14、位置环控制模块15、速度环控制模块16及电流环控制模块17。

用户接口11分别与位置环控制模块15、速度环控制模块16和电流环控制模块17电连接，用于接收来自上位机2的外部位置指令、外部速度指令或外部电流指令，将接收的外部位置指令发送给位置环控制模块15，将接收的外部速度指令发送给速度环控制模块16，将接收的外部电流指令发送给电流环控制模块17，并将位置环控制模块15、速度环控制模块16和电流环控制模块17的运行状态反馈给外部上位机2。用户接口11在同一时刻只会接收到外部位置指令、外部速度指令、外部电流指令中的一者。上述的运行状态包括但不限于位置环控制模块15对接收的外部位置指令的执行状态（例如伺服电机是否已经到达位置环控制模块15接收到的外部给定的外部位置指定）、速度环控制模块16对接收的外部速度指令的执行状态及电流环控制模块17对接收的外部电流指令的执行状态等。

编码器模块12分别与位置环控制模块15、速度环控制模块16和电流环控制模块17电连接，用于接收编码器3采集的电机转子运行角度，并对该电机转子运行角度进行微分计算得到电机运行速度，将电机转子运行角度分别发送给位置环控制模块15和电流环控制模块17，将电机运行速度发送给速度环控制模块16，以用于速度闭环控制和电流矢量控制。

进一步地，编码器模块12与用户接口11电连接，用于实时监测所述编码器的运行状态，在与编码器3的通讯发生故障时，将错误信息通过用户接口11反馈给上位机2。

电流采样模块13与电流环控制模块17电连接，用于接收外部输入的电流采样信号，并对电流采样信号进行信号调理后发送给电流环控制模块17。上述的信号调理包括但不限于滤波处理、信号标定等等。

过流保护模块14分别与电流采样模块13和电流环控制模块17电连接，用于判断电流采样模块接收到的电流采样信号是否大于预设的电流阈值，若大于电流阈值，则向电流环控制模块17发送过流保护信号，电流环控制模块17用于在接收到过流保护信号时停止输出用于驱动三相逆变器5的三相pwm信号。

在本实施例中，过流保护模块14通过在fpga100内部构建sincfast滤波器实现。过流保护模块14通过硬件逻辑实现的sigma-delta解调器和比较器检测电流采样值是否超过预设的电流阈值，如果超出则通知电流环控制模块17关断pwm信号的输出，从而保护电机和驱动器，以防电流过大对其造成损坏。由于过流保护模块14采用fpga内部构建的sincfast滤波器实现，可根据外部模数转换器4的特性灵活配置所述sincfast的抽取率和采样时间，达到采样时间和采样精度的平衡，且比较器的阈值可通过参数配置，从而使得过流保护的电流阈值可以根据功率等级按需配置，使过流保护的灵活性更高。

进一步地，电流采样模块13和过流保护模块14分别与用户接口11电连接，用户接口11用于将电流采样模块13和过流保护模块14的运行状态反馈给上位机，例如过流状态等。

位置环控制模块15与速度环控制模块16电连接，速度环控制模块16与电流环控制模块17电连接，位置环控制模块15、速度环控制模块16和电流环控制模块17分别用于实现对电机的位置闭环控制、速度闭环控制和电流闭环控制。

在本实施例中，位置环控制模块15用于将外部位置指令与编码器模块12输出的电机转子运行角度做差后进行pid计算，得到内部速度指令，并将内部速度指令输出给速度环控制模块16。速度环控制模块16用于将外部速度指令或内部速度指令与编码器模块12输出的电机运行速度做差后进行pid计算，得到内部电流指令，并将该内部电流指令输出给电流环控制模块17。电流环控制模块17用于将外部电流指令或所述内部电流指令与电流采样模块输出的电流采样值做差后进行pid计算，并对pid计算的结果进行解耦、补偿处理和坐标变换后得到三路占空比信号，按照占空比进行pwm调制，生成用于驱动三相逆变器的三相pwm信号。

由于fpga硬件逻辑的并行执行结构，所有模块的运行时间可在几十个fpga的时钟周期内运行，整个电流环的计算时间被缩短到1us以内，减小了电流环计算所造成的延迟，提高了电流响应速度，拓展了伺服系统的带宽。此外，本实用新型的伺服控制器将速度控制、位置控制和用户接口均通过fpga的硬件逻辑实现，实现了单片fpga芯片对电机的伺服控制，避免了对mcu芯片与fpga芯片之间的走线，提高了伺服伺服控制的可靠性。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。