带隙基准电路

1.本发明属于集成电路领域，尤其涉及一种带隙基准电路。


背景技术：

2.电压基准电路是模拟、混合信号甚至数字电路的基础模块。对于偏置电路、数据转换电路甚至几乎大多数电子系统，基准电路都是必不可少的一部分。它的最典型的特征是，提供一个对温度和电源电压变化不敏感、具有良好温度稳定性和高电源抑制的电压。
3.现有典型的带隙基准电路，需要利用电阻实现基准电压输出的功能。而低功耗的实现，要求电路中的电流要尽可能小，这使得基准电路中的电阻阻值通常都比较大。大阻值电阻不利于减小电路面积。另外，在标准cmos制造工艺中，电阻匹配精度的典型值为0.4％，电阻绝对值误差的典型值为20％，电阻的误差会进一步带来基准电压的误差。


技术实现要素：

4.(一)要解决的技术问题
5.针对现有技术的上述不足，本发明的目的是提供一种带隙基准电路，提高带隙基准电路的精度，并且改善温度系数。
6.(二)技术方案
7.本发明提供了一种带隙基准电路，包括第一mos管m1、第二mos管m2、第一三极管q1、第二三极管q2、第一开关电容网络scn1、第二开关电容网络scn2和运算放大器a，其中：所述第一mos管m1和第二mos管m2的源极均与输入电源相连，所述第一mos管m1和第二mos管m2的栅极互连，并且都与第一mos管m1的漏极连接；所述第一三极管q1的发射极和第一mos管m1的漏极连接，第二三极管q2的发射极和第二mos管m2的漏极连接；所述第一三极管q1的发射极和第二三极管q2的发射极均与第一开关电容网络scn1和第二开关电容网络scn2相连；所述第一开关电容网络scn1通过运算放大器a与所述第二开关电容网络scn2相连，所述第二开关电容网络scn2输出带隙基准电压。
8.可选地，所述运算放大器a为单位增益负反馈的放大器。
9.可选地，所述第一开关电容网络scn1连接至所述运算放大器a的正输入端，所述运算放大器a的负输入端及输出端连接，并且连接至所述第二开关电容网络scn2。
10.可选地，所述第一三极管q1和第二三极管q2的基级和集电极均接地。
11.可选地，所述第一mos管m1和第二mos管m2的尺寸相同。
12.可选地，所述第二三极管q2由多个相互并联的与第一三极管q1同尺寸的三极管组成。
13.可选地，所述第一开关电容网络scn1由第一电容c
1，1
、第二电容c
2，1
、第三电容c
3，1
、第四电容c
4，1
、第一开关s1、第二开关s2、第三开关s3、第四开关s4、第五开关s5和第六开关s6组成，其中：所述第一开关电容网络scn1的输入端由第一输入接点v
be1
、第二输入接点v
be2
和第三输入接点gnd构成，输出端为第一输出接点v
ref，1
，所述第一输入接点v
be1
具有两个；所
述第一输入接点v
be1
的其中一个通过第二开关s2连接至所述第一电容c
1，1
的第一端，所述第二输入接点v
be2
通过第一开关s1连接至所述第二电容c
2，1
的第一端，所述第二电容c
2，1
的第二端连接所述第一电容c
1，1
的第一端，所述第二输入接点v
be2
还通过第三开关s3连接至所述第一电容c
1，1
的第二端；所述第二电容c
2，1
的第一端还通过第四开关s4连接所述第三输入接点gnd，所述第三电容c
3，1
的第一端接入所述第三输入接点gnd，所述第二电容c
2，1
的第二端还通过第五开关s5连接所述第三电容c
3，1
的第二端，所述第三电容c
3，1
的第二端连接所述第四电容c
4，1
的第一端，所述第一电容c
1，1
的第二端通过第六开关s6连接所述第四电容c
4，1
的第二端。
14.可选地，所述第一输入接点v
be1
均接入所述第一三极管q1的发射极，所述第二输入接点v
be2
接入所述第二三极管q2的发射极，所述第三输入接点gnd接地，所述第一输出接点v
ref，1
连接所述第三电容c
3，1
的第二端，所述第一输入接点v
be1
的其中另一个连接所述第四电容c
4，1
的第二端。
15.可选地，所述第二开关电容网络scn2包含6个开关和4个电容，该6个开关和4个电容的电路结构均与第一开关电容网络scn1相同，所述第二开关电容网络scn2的输入端由第四输入接点v
be1
、第五输入接点v
be2
和第六输入接点v
temp_comp
构成，输出端为第二输出接点v
ref
，所述第四输入接点v
be1
具有两个，其中：所述第四输入接点v
be1
均接入所述第一三极管q1的发射极，所述第五输入接点v
be2
接入所述第二三极管q2的发射极，所述第六输入接点v
temp_comp
接入所述运算放大器a的输出端，所述第二输出接点v
ref
用于输出带隙基准电压。
16.可选地，所述第一开关电容网络scn1和第二开关电容网络scn2中的所有开关的结构和尺寸均相同。
17.(三)有益效果
18.本发明提供一种带隙基准电路，利用开关电容电路实现带隙基准电压的输出，由于开关电容的绝对值精度和匹配精度与电阻相比较大大提高，因此可提高带隙电路产生的基准电压的精度。另外，本发明采用两个基准电压相互补偿的方式，改善温度特性，降低带隙基准电路的温度系数。
附图说明
19.图1示意性示出了本发明实施例的带隙基准电路的电路结构图。
20.图2a和图2b分别示意性示出了本发明实施例的第一开关电容网络和第二开关电容网络的电路结构图。
21.【附图标记说明】
22.m1-第一mos管；m2-第二mos管；q1-第一三极管；q2-第二三极管；scn1-第一开关电容网络；scn2-第二开关电容网络；a-运算放大器；v
ref-带隙基准电压；c
1，1-第一电容；c
2，1-第二电容；c
3，1-第三电容；c
4，1-第四电容；s1-第一开关；s2-第二开关；s3-第三开关；s4-第四开关；s5-第五开关；s6-第六开关；v
be1-第一输入接点；v
be2-第二输入接点；gnd-第三输入接点；v
ref，1-第一输出接点；c
1，2-第五电容；c
2，2-第六电容；c
3，2-第七电容；c
4，2-第八电容；s7-第七开关；s8-第八开关；s9-第九开关；s10-第十开关；s11-第十一开关；s12-第六开关；v
be1-第四输入接点；v
be2-第五输入接点；v
temp_comp-第六输入接点；v
ref-第三输出接点；scn1-第一开关电容网络；scn2-第二开关电容网络。
具体实施方式
23.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
24.本发明提供了一种带隙基准电路，利用开关电容电路实现带隙基准电压的输出，并利用两个开关电容网络完成带隙基准电压的温度补偿。
25.图1示意性示出了本发明实施例的带隙基准电路的电路结构图。
26.如图1所示，该带隙基准电路可以包括：第一mos管m1、第二mos管m2、第一三极管q1、第二三极管q2、第一开关电容网络scn1、第二开关电容网络scn2和运算放大器a。
27.其中，第一mos管m1和第二mos管m2的源极均与输入电源相连，第一mos管m1和第二mos管m2的栅极互连，并且都与第一mos管m1的漏极连接。第一三极管q1的发射极和第一mos管m1的漏极连接，第二三极管q2的发射极和第二mos管m2的漏极连接。
28.第一三极管q1的发射极和第二三极管q2的发射极均与第一开关电容网络scn1和第二开关电容网络scn2相连。第一开关电容网络scn1通过运算放大器a与第二开关电容网络scn2相连，第二开关电容网络scn2输出带隙基准电压。
29.进一步地，第一开关电容网络scn1连接至运算放大器a的正输入端，运算放大器a的负输入端及输出端连接，并且连接至第二开关电容网络scn2。
30.本发明实施例中，运算放大器a为单位增益负反馈的放大器。
31.如图1所示，第一三极管q1和第二三极管q2的基级和集电极均接地。
32.本发明实施例中，第一mos管m1和第二mos管m2的尺寸相同。
33.本发明实施例中，第二三极管q2由多个相互并联的与第一三极管q1同尺寸的三极管组成。
34.图2a和图2b分别示意性示出了本发明实施例的第一开关电容网络和第二开关电容网络的电路结构图。
35.为了方便说明，参照附图，本发明实施例中统一设定所有电容元件的上端为第一端，相应地所有电容元件的下端为第二端。
36.如图2a所示，第一开关电容网络scn1由第一电容c
1，1
、第二电容c
2，1
、第三电容c
3，1
、第四电容c
4，1
、第一开关s1、第二开关s2、第三开关s3、第四开关s4、第五开关s5和第六开关s6组成。
37.其中，第一开关电容网络scn1的输入端由第一输入接点v
be1
、第二输入接点v
be2
和第三输入接点gnd构成，输出端为第一输出接点v
ref，1
。
38.第一输入接点v
be1
具有两个，该第一输入接点v
be1
的其中一个通过第二开关s2连接至第一电容c
1，1
的第一端，第二输入接点v
be2
通过第一开关s1连接至第二电容c
2，1
的第一端，第二电容c
2，1
的第二端连接第一电容c
1，1
的第一端，第二输入接点v
be2
还通过第三开关s3连接至第一电容c
1，1
的第二端。
39.第二电容c
2，1
的第一端还通过第四开关s4连接第三输入接点gnd，第三电容c
3，1
的第一端接入第三输入接点gnd，第二电容c
2，1
的第二端还通过第五开关s5连接第三电容c
3，1
的第二端，第三电容c
3，1
的第二端连接第四电容c
4，1
的第一端，第一电容c
1，1
的第二端通过第
六开关s6连接第四电容c
4，1
的第二端。
40.结合图1和图2a，在第一开关电容网络scn1中，第一输入接点v
be1
均接入第一三极管q1的发射极，第二输入接点v
be2
接入第二三极管q2的发射极，第三输入接点gnd接地，第一输出接点v
ref，1
连接第三电容c
3，1
的第二端，第一输入接点v
be1
的其中另一个连接第四电容c
4，1
的第二端。
41.类似的，第二开关电容网络scn2包含6个开关和4个电容，该6个开关和4个电容的电路结构均与第一开关电容网络scn1相同。
42.具体来说，如图2b所示，第二开关电容网络scn2由第五电容c
1，2
、第六电容c
2，2
、第七电容c
3，2
、第八电容c
4，2
、第七开关s7、第八开关s8、第九开关s9、第十开关s10、第十一开关s11和第六开关s12组成。
43.其中，第二开关电容网络scn2的输入端由第四输入接点v
be1
、第五输入接点v
be2
和第六输入接点v
temp_comp
构成，输出端为第二输出接点v
ref
。
44.该第四输入接点v
be1
具有两个，第四输入接点v
be1
的其中一个通过第八开关s8连接至第五电容c
1，2
的第一端，第五输入接点v
be2
通过第七开关s7连接至第六电容c
2，2
的第一端，第六电容c
2，2
的第二端连接第五电容c
1，2
的第一端，第五输入接点v
be2
还通过第九开关s9连接至第五电容c
1，2
的第二端。
45.第六电容c
2，2
的第一端还通过第十开关s10连接第六输入接点v
temp_comp
，第七电容c
3，2
的第一端接入第六输入接点v
temp_comp
，第六电容c
2，2
的第二端通过第十一开关s11连接第七电容c
3，2
的第二端，第七电容c
3，2
的第二端连接第八电容c
4，2
的第一端，第五电容c
1，2
的第二端通过第十二开关s12连接第八电容c
4，2
的第二端。第四输入接点v
be1
的其中另一个连接第八电容c
4，2
的第二端。
46.结合图1和图2b，在第二开关电容网络scn2中，第四输入接点v
be1
均接入第一三极管q1的发射极，第五输入接点v
be2
接入第二三极管q2的发射极，第六输入接点v
temp_comp
接入运算放大器a的输出端，第二输出接点v
ref
用于输出带隙基准电压。
47.本发明实施例中，第一开关电容网络scn1和第二开关电容网络scn2中的所有开关的结构和尺寸均相同。
48.至此，本发明实施例提供的带隙基准电路的基本结构已全部描述完毕，以下对该带隙基准电路的工作原理作进一步说明。
49.如图2a所示，第一开关电容网络scn1中，由第一开关s1、第二开关s2和第三开关s3组成同时通断的第一相时钟信号，由第四开关s4、第五开关s5和第六开关s6组成同时通断的第二相时钟信号，该第一相时钟信号和第二相时钟信号构成两相不交叠时钟。
50.本发明实施例中，首先，将第一相时钟信号同时闭合，第二相时钟信号同时断开，此时计算开关电容网络在第一相时钟信号下的电荷。然后，将第一相时钟信号同时断开，第二相时钟信号同时闭合，此时计算开关电容网络在第二相时钟信号下的电荷，由电荷守恒得两相不交叠时钟的电荷量差值为：
[0051][0052]
其中，n表示第二三极管q2并联的三极管个数。
[0053]
如图2b所示，第二开关电容网络scn2中，由第七开关s7、第八开关s8和第九开关s9
及其派生词意为包括而非限制；术语“或”是包含性的，意为和/或。
[0067]
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。