接收串行数据的电路的制作方法
相关申请的交叉引用
本申请要求于2020年2月12日提交的名称为“用于波特率环路非编入cdr的适配(adaptationforbaud-rateloopunrolledcdr)”的第62/975,540号美国临时申请以及于2020年4月14日提交的第16/848,819号美国正式申请的优先权和权益，其全部内容通过引用并入本文。
根据本公开的实施例的一个或多个方面涉及串行数据传输，并且更具体地涉及用于控制时钟和数据恢复电路(cdr)的参数以及连续时间线性均衡器(ctle)的参数的系统和方法。
背景技术：
用于串行数据的波特率接收器可以是有利的，因为可以使用单个时钟相位，并且因此可以不需要相位插值器。然而，这样的接收器可以使用诸如参考电压的可以由其它电路控制的参数。类似地，控制连续时间线性均衡器的参数可以是有利的。
因此，需要用于控制cdr和ctle参数的系统和方法。
技术实现要素：
根据本发明的实施例，提供了一种用于接收串行数据的电路，该电路具有用于接收模拟输入信号的输入，并且包括：第一采样器，用于相对于第一参考电压采样模拟输入信号；第二采样器，用于相对于第二参考电压采样模拟输入信号，第二参考电压具有与第一参考电压的符号相反的符号；以及参考电压控制电路，被配置成基于模拟输入信号的第一样本来调节第一参考电压或第二参考电压，第一样本是在与串行数据中的前面是1比特并且后面是1比特的1比特相对应的采样时间处采集的。
在一些实施例中，第二参考电压的幅度等于第一参考电压的幅度。
在一些实施例中，参考电压控制电路被配置成基于第一样本调节第三参考电压，并且第一参考电压是第三参考电压的函数。
在一些实施例中，第二参考电压是第三参考电压的函数。
在一些实施例中，第一参考电压等于第三参考电压的第一分数，第一分数在1/3的20％以内，并且第二参考电压等于第三参考电压的第二分数，第二分数在-1/3的20％以内。
在一些实施例中，第三参考电压的调节包括：当第一样本大于第三参考电压时，增加第三参考电压，并且当第一样本小于第三参考电压时，减小第三参考电压。
在一些实施例中，参考电压控制电路包括：第三采样器，用于相对于第三参考电压采样模拟输入信号；第一模式滤波器，用于选择包括三个连续的1比特的比特模式；以及第一累加器，用于针对与由第一模式滤波器匹配的每个模式的第二比特相对应的样本，在第一累加器的寄存器中累加第三采样器的输出值。
在一些实施例中，第一模式滤波器的输出用于适配大于1阶的决定反馈均衡器系数。
在一些实施例中，参考电压控制电路进一步包括用于从第一累加器的寄存器生成第三参考电压的第一数模转换器。
在一些实施例中，该电路进一步包括连接到输入的连续时间线性均衡器。
在一些实施例中，该电路进一步包括：均衡器控制电路，连接到连续时间线性均衡器并被配置成控制连续时间线性均衡器的一个或多个控制参数。
在一些实施例中，均衡器控制电路包括：第四采样器，用于相对于第四参考电压采样模拟输入信号；第二模式滤波器，用于选择包括前面是0比特并且后面是0比特的1比特的比特模式；第二累加器，用于针对与由第二模式滤波器匹配的每个模式的第二比特相对应的样本，在第二累加器的寄存器中累加第四采样器的输出值；以及第二数模转换器，用于从第二累加器的寄存器生成第四参考电压。
在一些实施例中，均衡器控制电路进一步包括：第五采样器，用于相对于第五参考电压采样模拟输入信号；第三模式滤波器，用于选择包括前面是0比特并且后面是0比特的1比特的比特模式；第三累加器，用于针对与由第三模式滤波器匹配的每个模式的第二比特相对应的样本，在第三累加器的寄存器中累加第五采样器的加权输出值；以及第三数模转换器，用于从第三累加器的寄存器生成第五参考电压。
在一些实施例中，用于加权正采样器输出值的权重在0.16的20％以内，并且用于加权负采样器输出值的权重在0.84的20％以内。
在一些实施例中，该电路进一步包括：处理电路，被配置成基于以下项来计算误码率指示符：第一累加器的寄存器、第二累加器的寄存器以及第三累加器的寄存器。
在一些实施例中，处理电路被进一步配置成：针对连续时间线性均衡器的一个或多个控制参数的多个设置中的每一个设置，计算误码率指示符，并且将控制参数设置成误码率指示符是最大的设置。
根据本发明的实施例，提供了一种用于接收串行数据的电路，该电路具有用于接收模拟输入信号的输入，并且包括：波特率时钟和数据恢复电路；和参考电压控制电路，用于控制波特率时钟和数据恢复电路的第一参考电压或第二参考电压，其中，参考电压控制电路包括：第一采样器，用于相对于第三参考电压采样模拟输入信号；第一模式滤波器，用于选择包括三个连续的1比特的比特模式；以及第一累加器，用于针对与由第一模式滤波器匹配的每个模式的第二比特相对应的样本，在第一累加器的寄存器中累加第一采样器的输出值。在一些实施例中，参考电压控制电路进一步包括用于从第一累加器的寄存器生成第三参考电压的数模转换器。
在一些实施例中，第一参考电压等于第三参考电压的第一分数，第一分数在1/3的20％以内，并且第二参考电压等于第三参考电压的第二分数，第二分数在-1/3的20％以内。
根据本发明的实施例，提供了一种用于接收串行数据的电路，该电路具有用于接收模拟输入信号的输入，并且包括：用于波特率时钟和数据恢复的装置；和参考电压控制电路，用于控制用于波特率时钟和数据恢复的装置的第一参考电压或第二参考电压，其中，参考电压控制电路包括：第一采样器，用于相对于第三参考电压采样模拟输入信号；第一模式滤波器，用于选择包括三个连续的1比特的比特模式；以及第一累加器，用于针对与由第一模式滤波器匹配的每个模式的第二比特相对应的样本，在第一累加器的寄存器中累加第一采样器的输出值。
附图说明
参考说明书、权利要求书和附图，将了解和理解本公开的这些和其它特征和优点，在附图中：
图1是根据本公开的实施例的用于传送数据的系统的框图；
图2a是根据本公开的实施例的波形的曲线图；
图2b是根据本公开的实施例的波特率cdr和参考电压控制电路的电路图；
图2c是根据本公开的实施例的估计误差的曲线图；
图3a是根据本公开的实施例的ctle的示意图；
图3b是根据本公开的实施例的ctle频率响应的曲线图；
图3c是根据本公开的实施例的描述ctle的行为的方程组；
图4a是根据本公开的实施例的均衡器控制电路的一部分的电路图；
图4b是根据本公开的实施例的均衡器控制电路的一部分的电路图；
图4c是根据本公开的实施例的正态分布的曲线图；
图5a是根据本公开的实施例的仿真结果的曲线图；
图5b是根据本公开的实施例的仿真结果的曲线图；
图5c是根据本公开的实施例的仿真结果的曲线图；并且
图5d是根据本公开的实施例的仿真结果的曲线图。
具体实施方式
下面结合附图阐述的详细描述旨在作为根据本公开提供的用于控制cdr和ctle参数的系统和方法的示例性实施例的描述，并且并非旨在表示可以构造或利用本公开的唯一形式。描述结合所图示的实施例阐述了本公开的特征。然而，将理解，相同或等同的功能和结构可以通过不同的实施例来实现，这些不同的实施例也旨在被涵盖在本公开的范围内。如本文中其它地方所指示的，相同的附图标记旨在指示相同的元件或特征。
图1示出了其中数字数据从串行发送器(tx)105被发送到串行接收器110的系统。类似于图1中所示的系统可以用于显示器或在显示器中使用，例如，以将视频数据(从主机)发送到显示器，或者在显示器内使用，以通过串行数据链路将数据从时序控制器发送到多个驱动器集成电路中的每一个。在一些实施例中，串行发送器105通过信道115连接到串行接收器110，这可以导致由串行接收器110接收的波形不同于由串行发送器105发送的波形(例如，因为信道115可以表现出与频率有关的衰减，例如在高频处的衰减大于在低频处的衰减)。
串行接收器110可以包括连续时间线性均衡器(ctle)120，连续时间线性均衡器120也可以表现出与频率有关的衰减(或增益)，该与频率有关的衰减(或增益)被设计成部分地补偿信道115的与频率有关的衰减。串行接收器110可以进一步包括时钟和数据恢复电路(cdr)125，时钟和数据恢复电路125可以被采用以推断接收到的信号中的嵌入式时钟的相位和频率，并以检测接收到的信号中的数据。连续时间线性均衡器120可以是从信道115接收模拟信号并产生(被发送到时钟和数据恢复电路125的)模拟输出信号的模拟电路。时钟和数据恢复电路125可以从连续时间线性均衡器120接收模拟输出信号，并产生数字数据的流作为输出。
时钟和数据恢复电路125可以在操作中使用可以由(在下面进一步详细讨论的)参考电压控制电路(rvc)130生成的一个或多个参考电压。连续时间线性均衡器120的频率响应可以由一个或多个控制信号控制；这些控制信号可以由(在下面进一步详细讨论的)均衡器控制电路(ec)135生成。决定反馈均衡器(dfe)137可以用于去除先前数据对当前数据的影响。dfe137的控制也可以使用参考电压控制电路130来调节。
图2a是连续时间线性均衡器120的输出处的两个波形的一部分的曲线图，第一波形205对应于比特序列011，并且第二波形210对应于比特序列100。在过渡采样点215处，如果在先比特是1，则可以通过与上部阈值(例如，第一阈值电压)α进行比较来推断数据，如果在先比特是0，则可以通过与下部阈值(例如，第二阈值电压)-α进行比较来推断数据。对于任一比特模式，可以通过确定适用的阈值(例如，第二阈值电压，如果序列是100)是在时钟沿之前(暗示时钟晚了)还是在时钟沿之后(暗示时钟早了)被超过来测量时钟相位误差。这样，对比特序列011和100进行采样的该方法可以用于时钟恢复。使用单个时钟沿来执行时钟和数据恢复两者(而不是使用由比特周期的一半分开的两个时钟来分别触发数据采样器和交叉采样器)可以被称为“波特率时钟和数据恢复”。因此，时钟和数据恢复电路125也可以被称为波特率时钟和数据恢复电路125。
图2b示出了包括波特率时钟和数据恢复电路125的电路。波特率时钟和数据恢复电路125包括用于相对于第一参考电压(例如α)采样模拟输入信号vin的第一采样器225、用于相对于第二参考电压(例如-α)(如图所示，第二参考电压可以近似地(但不必精确地)等于第一参考电压的相反值)采样模拟输入信号vin的第二采样器230、第一多路复用器235(用作交叉多路复用器)、第二多路复用器240(用作数据多路复用器)、对比特模式011和100进行滤波的cdr模式滤波器245以及连接到第二多路复用器240的输出的触发器(ff)250。在操作中，触发器250存储最近接收到的比特，并选择是否(i)第一多路复用器235选择第一采样器225的输出并且第二多路复用器240选择第二采样器230的输出，或(ii)第一多路复用器235选择第二采样器230的输出并且第二多路复用器240选择第一采样器225的输出。这样，如以上在图2a的上下文中所讨论的，波特率时钟和数据恢复电路125(与用于控制时钟的相位或频率的电路一起)执行时钟和数据恢复。在图2b中，h指dfe抽头，lms代表最小均方，a和b表示第一多路复用器235和第二多路复用器240的不同输入，d是传输的比特序列，x表示第一多路复用器235的输出。
可以通过参考电压控制电路130将第一参考电压和第二参考电压供给到波特率时钟和数据恢复电路125。参考电压控制电路130可以包括用于相对于第三参考电压(例如，3α)采样模拟输入信号vin的第三采样器255、模式滤波器260(在本文中可以被称为“第一模式滤波器”)、第一累加器265、第一数模转换器(dac)270(被连接以将第三参考电压供给到第三采样器255)以及第二数模转换器(dac)275，第二数模转换器275产生参考电压控制电路130的输出(用作第一参考电压，并且(反相)用作第二参考电压)。在操作中，每当第一模式滤波器260与模式111匹配时，第一累加器265就(在第一累加器265的寄存器中)累加来自第三采样器255的样本，即在第一累加器265的寄存器中累加第三采样器255的输出值；在每一个这样的情况下，第一累加器265根据在与模式111的中间比特相对应的采样时间处采集的样本的值来累加+1或-1。例如，如果在与模式111的中间比特相对应的采样时间处(即，在与前面是1比特并且后面是1比特的1比特相对应的采样时间处)模拟输入信号vin超过第三参考电压，则第一累加器265累加+1(即，将1加到第一累加器265的寄存器，或将寄存器“递增”1)，并且如果在采样时间处模拟输入信号vin小于第三参考电压，则第一累加器265将第一累加器265的寄存器“递减”1，即累加-1(可以由二进制0表示)。
第一模式滤波器260可以包括两个移位寄存器，即用于存储检测到的三个最新数据比特的第一(三比特长)移位寄存器以及用于存储由第三采样器255获得的两个最新样本的第二(两比特长)移位寄存器(第二移位寄存器的输出可以连接到第一累加器265的输入)。第一模式滤波器260可以进一步包括逻辑，该逻辑测试检测到的三个最新数据比特是否全是1，并且当发生这种情况时，激活第一累加器265的使能输入，使得第一累加器265将在下一个时钟周期累加第二移位寄存器的输出，即，如果第二移位寄存器的输出是1，则将第一累加器265的寄存器递增1，并且如果第二移位寄存器的输出是0，则将第一累加器265的寄存器递减1。在实施例中，第一参考电压是第三参考电压的函数，并且第二参考电压是第三参考电压的函数。如图2b所示，第一数模转换器270的比例因子和第二数模转换器275的比例因子可以通过3的因子而不同，使得第三参考电压(例如，3α)是第一参考电压的三倍，或者等效地，第一参考电压是第三参考电压的三分之一。在一些实施例中，第一参考电压和第二参考电压与第三参考电压的比率不是精确的1/3和-1/3，而是在例如1/3和-1/3的20％之内。在实施例中，参考电压控制电路130被配置成基于样本调节第三参考电压。第三参考电压的调节包括：当样本大于第三参考电压时，增加第三参考电压；并且当样本小于第三参考电压时，减小第三参考电压。
在操作中，第三参考电压可以达到平衡值，在该平衡值处，平均而言，第一累加器265以递减其寄存器的频率递增其寄存器。在与比特模式111的第二比特相对应的采样时间处，模拟输入信号vin是h0+h1+h-1(其中，hi是在i个比特周期的延迟下的信道脉冲响应)；这样，在平衡时，3α＝h0+h1+h-1。用于波特率时钟和数据恢复电路125的cdr更新公式可以被写为h0-h1+h-1＝α；解这两个方程得到
在一些实施例中，α的解是精确的并且它可以与非常高的损耗信道(例如，具有在奈奎斯特频率处超过dc损耗达32db的损耗的信道)一起工作。波特率时钟和数据恢复电路125以及参考电压控制电路130都不需要多个时钟相位；因此，不需要相位插值器。参考电压控制电路130可以与更高阶的dfe抽头(h2以及更高)一起使用，有关更高阶的dfe抽头的信息可在第一模式滤波器260的输出280处获得。第一模式滤波器260的输出280用于适配大于1阶的dfe系数。在一些实施例中，将α的适配与cdr操作解耦，并且参考电压控制电路130在启动期间不需要训练序列。图2c是作为采样误差的函数的α中的估计误差的曲线图，示出了参考电压控制电路130的输出容忍采样误差(例如，容忍由时钟抖动引起的采样误差或在启动期间在cdr锁定之前的采样误差)。在图2c中，ui是单位间隔。
在一些实施例中，如以上所提及的，连续时间线性均衡器120可以由均衡器控制电路135控制。均衡器控制电路135被配置成控制连续时间线性均衡器120的一个或多个控制参数。图3a示出了用于连续时间线性均衡器120的电路的示例。在图3a的电路中，可调电阻器rs和可调电容器cs可以由合适的控制信号控制。例如，可调电容器cs可以被构造为通过晶体管开关连接在一起的电容器排，使得可调电容器cs可以通过被施加到晶体管开关的控制信号来控制，以在排中包括更多或更少的电容器。可调电阻器rs可以类似地被实现为通过晶体管开关连接在一起的电阻器排，或者它可以被实现为其中沟道用作可变电阻的场效应晶体管，该可变电阻通过调节栅电压是可调节的。图3b示出了图3a的电路的近似频率响应，并且图3c示出了用于图3a的连续时间线性均衡器120的特性的方程。在图3a至图3c中，vdd是电源，cd是电容，rd是电阻，m1和m2是晶体管；a0、h(ω)、ωp1、ωz、ωp2分别是放大器增益、传递函数、第一极频率、零频率、第二极频率；vout是输出电压(如图3a中rd与cd之间所示)；vin是输入电压(如图3a中m1和m2的栅极处所示)；w与ω相同；s是拉普拉斯变换变量；gm是跨导。
如下面进一步详细讨论的，图4a示出了用于生成第四参考电压的电路，并且图4b示出了用于生成第五参考电压的电路，第四参考电压与第五参考电压一起可以用于估计串行接收器110的误码率。然后可以采用误码率的估计来设置连续时间线性均衡器120的一个或多个控制参数(如下面进一步详细讨论的)。在图4a中，d是传输的比特序列。在图4b中，440和445是乘法器单元；450是累加器。
在设置了n个dfe系数之后，
out＝d1h1+d0h0+d-1h-1+∑i≠{-1，0，1，...，n}dihi+vn
可以假定以上方程的第四项(∑i≠{-1,0,1.....,n}dihi+vn)具有高斯或“正态”分布(可以表示为n(0，σ))。在这种情况下，误码率可以由下式给出：
其中，q函数由
图4a和图4b的电路用于估计(如下面进一步详细讨论的)(i)中值β(对于对称分布，其等于平均值)以及(ii)用于比特模式010的中间比特的模拟输入信号vin的分布的左一西格玛点γ。平均值和左一西格玛点γ具有如图4c中所示的特性，即对于正态分布(n(β,σ))，概率密度函数的16％落在左一西格玛点γ的左侧，并且分布的其余84％落在它的右侧。因为β＝h0-h1-h-1和γ＝β-σ，所以：
这样，可以根据α、β和γ来计算误码率(如以上所讨论的，误码率是
如以上所提及的，图4a的β电路测量比特模式010的中间比特的模拟输入信号vin的分布的中值。β电路包括第四采样器405、第二模式滤波器410、第二累加器415和数模转换器(dac)420。第四采样器405、第二模式滤波器410和第二累加器415被配置成使得当模拟输入信号vin的样本在与由第二模式滤波器410匹配的模式的第二比特相对应的采样时间处超过第四参考电压时，第二累加器415递增其寄存器，并且使得当模拟输入信号vin的样本小于第四参考电压时，第二累加器415递减其寄存器。也就是说，第二累加器415在第二累加器415的寄存器中累加第四采样器405的输出值。第二模式滤波器410和第二累加器415可以以与上面针对第一模式滤波器260和第一累加器265描述的方式类似的方式构造，即，第二模式滤波器410可以包括两个移位寄存器和用于在模式匹配被检测到时使第二累加器415递增或递减其寄存器的逻辑。
β电路进一步包括从第二累加器415的寄存器(即，基于寄存器的内容)生成第四参考电压(即，β)的数模转换器420。在平衡时，第二累加器415的寄存器的递增频率平均而言等于第二累加器415的寄存器的递减频率。当第四参考电压等于模拟输入信号vin的与比特模式010的中间比特相对应的样本(即，在与比特模式010的中间比特相对应的采样时间处采集的样本)的分布的中值时，就会发生这种情况。
如以上所提及的，图4b的γ电路测量比特模式010的中间比特的模拟输入信号vin的分布的左一西格玛点γ。γ电路包括第五采样器425、第三模式滤波器430、第三累加器435和数模转换器(dac)455。第三累加器435是将第五采样器425的加权输出值添加到其寄存器的加权累加器，其中“向上”样本的权重为0.16，即当在与比特模式010的中间比特相对应的采样时间处模拟输入信号vin超过第五参考电压时，并且“向下”样本的权重为0.84，即当在与比特模式010的中间比特相对应的采样时间处模拟输入信号vin小于第五参考电压时。第三模式滤波器430和第三累加器435可以以与上面针对第一模式滤波器260和第一累加器265描述的方式类似的方式构造，即，第三模式滤波器430可以包括第一移位寄存器和第二移位寄存器以及用于在模式匹配被检测到时使第三累加器435将其寄存器递增0.16或将其寄存器递减0.84(分别取决于第二移位寄存器的输出是1还是0)的逻辑。在平衡时，第三累加器435的寄存器的递增频率平均而言等于第三累加器435的寄存器的递减频率的0.84/0.16倍，即，样本的0.84/0.16超过了第五参考电压，这意味着第五参考电压是分布的中值左侧的一个西格玛。所使用的权重可以是0.16和0.84或具有相同比率或者在例如比率0.84/0.16的20％内的比率的任何其它权重。在实施例中，用于加权正采样器输出值的权重在0.16的20％以内，并且用于加权负采样器输出值的权重在0.84的20％以内。第三累加器435的寄存器可以存储浮点数，或者它可以存储定点数(或者等效地，整数)。
在一些实施例中，权重被互换，使得第五参考电压是右一西格玛点而不是左一西格玛点γ的测量值，并且使用以下方程：
图5a至图5d示出了一个实施例的仿真结果。图5a示出作为rs(连续时间线性均衡器120中的可控电阻)的值(以欧姆为单位)的函数的
在一些实施例中，处理电路可以执行本文中描述的计算中的一些或全部；例如，它可以计算误码率指示符，并且它可以设置连续时间线性均衡器120的控制参数。处理电路被配置成基于以下项来计算误码率指示符：第一累加器265的寄存器、第二累加器415的寄存器以及第三累加器435的寄存器。处理电路被进一步配置成针对连续时间线性均衡器120的一个或多个控制参数的多个设置中的每一个设置，计算误码率指示符，并且将控制参数设置成误码率指示符是最大的设置。术语“处理电路”在本文中被使用以表示用于处理数据或数字信号的硬件、固件和软件的任何组合。处理电路硬件可以包括例如专用集成电路(asic)、通用或专用中央处理单元(cpu)、数字信号处理器(dsp)、图形处理单元(gpu)以及诸如现场可编程门阵列(fpga)的可编程逻辑设备。在本文中所使用的处理电路中，每个功能或者由被配置成执行该功能的硬件(即硬连线)来执行，或者由被配置成执行存储在非暂时性存储介质中的指令的更通用的硬件(例如，cpu)来执行。处理电路可以被制造在单个印刷电路板(pcb)上，或者被分布在若干个互连的pcb上。处理电路可以包含其它处理电路；例如，处理电路可以包括互连在pcb上的两个处理电路(fpga和cpu)。
将理解，比特可以由从集合{0，1}中选择的数字表示，或者由从集合{-1，1}中选择的数字表示，并且，这样，除非上下文指示使用一个或另一个(例如，对于累加器的输入，使用{-1，1})，否则0或-1在本文中可以互换使用。如本文中所使用的，当第二数字在第一数字的“y％内”时，这意味着第二数字是第一数字的至少(1-y/100)倍，并且第二数字是第一数字的最多(1+y/100)倍。如本文中所使用的，术语“或”应被解释为“和/或”，使得例如“a或b”表示“a”或“b”或“a和b”中的任何一个。如本文中所使用的，当方法(例如，调节)或第一量(例如，第一项或第一因子)被称为“基于”第二量(例如，第二项或第二因子)时，这意味着第二量是方法的输入或影响第一量，例如，第二量可以是计算第一量的函数的输入(例如，唯一输入或若干个输入中的一个)，或者，第一量可以等于第二量，或者第一量可以与第二量相同(例如，存储在存储器中的相同的一个(些)位置)。
将理解，尽管术语“第一”、“第二”、“第三”等在本文中被使用以描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因此，本文中所讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本发明构思的精神和范围。
为了便于描述，诸如“下面”、“下方”、“下部”、“之下”、“上方”和“上部”等的空间相对术语可以在本文中被使用以描述如附图中所图示的一个元件或特征与另一个(些)元件或特征的关系。将理解，这种空间相对术语旨在涵盖除了附图中描绘的方位之外装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”或“之下”的元件将随之被定向为在其它元件或特征“上方”。因此，示例术语“下方”和“之下”能够涵盖上方和下方两种方位。装置可以被另外定向(例如，旋转90度或在其它方位)，并且本文中所使用的空间相对描述符应被相应地解释。另外，还将理解，当层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。
本文中所使用的术语仅用于描述特定实施例的目的，而不旨在限制本发明构思。如本文中所使用的，术语“基本上”、“大约”以及类似的术语被用作近似的术语而不是程度的术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。
如本文中所使用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文另外明确地指示。将进一步理解，当在本说明书中使用时，术语“包含”和/或“包括”表明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它的特征、整体、步骤、操作、元件、部件和/或它们的组的存在或添加。如本文中所使用的，术语“和/或”包括一个或多个相关联的列出的项目的任何和所有组合。当诸如“……中的至少一个”的表达在元素列表之后时，修饰整个元素列表而不是修饰列表的个别元素。进一步地，当描述本发明构思的实施例时，“可以”的使用是指“本公开的一个或多个实施例”。另外，术语“示例性”旨在指示例或图示。如本文中所使用的，术语“使用”可以被认为与术语“利用”同义。
将理解，当元件或层被称为在另一元件或层“上”，“连接到”、“耦接到”或“邻近”另一元件或层时，它可以直接在另一元件或层上，连接到、耦接到或邻近另一元件或层，或者可以存在一个或多个中间元件或层。相反，当元件或层被称为“直接在”另一元件或层“上”，“直接连接到”、“直接耦接到”或“紧邻”另一元件或层时，不存在中间元件或层。
本文中记载的任何数值范围旨在包括在所记载的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”或“1.0与10.0之间”的范围旨在包括所记载的最小值1.0与所记载的最大值10.0之间(并且包括所记载的最小值1.0和所记载的最大值10.0)的所有子范围，即具有等于或大于1.0的最小值和等于或小于10.0的最大值的所有子范围，诸如，例如2.4至7.6。本文中所记载的任何最大数值限制旨在包括其中包含的所有更低的数值限制，并且本说明书中所记载的任何最小数值限制旨在包括其中包含的所有更高的数值限制。
尽管本文中已经具体描述并图示了用于控制cdr和ctle参数的系统和方法的示例性实施例，但是许多修改和变化对于本领域技术人员而言将是显而易见的。因此，应理解，可以实施除了如本文中具体描述的以外的根据本公开的原理构造的用于控制cdr和ctle参数的系统和方法。本发明也在所附权利要求及其等同物中限定。
- 还没有人留言评论。精彩留言会获得点赞！