一种超低功耗快速瞬态响应低压差线性稳压器电路

本发明涉及集成电路技术领域，尤其涉及一种超低功耗快速瞬态响应低压差线性稳压器电路。

背景技术：

低压差线性稳压器(lowdrop-outvoltageregulator，ldo)由于具备纹波小、结构简单、面积小、成本低等优点，可以为片上系统(system-on-a-chip,soc)芯片提出一个稳定的电源电压，在便携式小型智能产品中得到广泛应用。在便携式电子产品中，电池是唯一的能量来源，因此，为了降低能量的消耗，延长电池的工作时间，低功耗成为其主要研究方向。传统ldo稳压器，由一个误差放大器、pmos功率管和电阻反馈网络组成。为了获得较大的环路增益，误差放大器的输出阻抗往往会比较大；由于需要增大功率管的尺寸来增大ldo芯片的带载能力，功率管的栅极寄生电容也会响应增大，因此功率管栅极电容与误差放大器的高输出阻抗形成的极点会比较低，此时输出端的输出阻抗和片外电容构成的输出极点也会比较低，两个较低的极点在补偿稳定后会严重削弱ldo的环路带宽，不利于ldo的负载瞬态响应。

技术实现要素：

为了解决上述技术问题，本发明的目的是提供一种超低功耗快速瞬态响应低压差线性稳压器电路，保持低压差线性稳压器工作在超低静态电流的情况下，通过拓宽低压差线性稳压器的环路带宽和增大功率管栅极的摆率来提高其瞬态响应能力。

本发明所采用的第一技术方案是：一种超低功耗快速瞬态响应低压差线性稳压器电路，包括第一自偏置电路、误差放大器、第二自偏置电路、缓冲器、n型功率管、第一补偿网络、第二补偿网络和自偏置晶体管，所述误差放大器的尾电流端与第一自偏置电路相连，所述第一自偏置电路的控制端与误差放大器的输出端连接，所述缓冲器与第二偏置电路相连，所述第二自偏置电路的控制端与误差放大器的输出端连接，所述n型功率管的源极与自偏置晶体管的漏极连接，所述第一补偿网络分别与误差放大器和n型功率管连接，所述第二补偿网络与误差放大器连接。

进一步，所述第一自偏置电路的第二端接地，所述第二自偏置电路的第二端接地，所述自偏置晶体管的栅极和源极相连并接地。

进一步，所述第一补偿网络包括第一晶体管和第一电容，所述第一电容的第一端与误差放大器的输出端连接，所述第一电容的第二端与第一晶体管的漏极连接，所述第一晶体管的栅极与n型功率管的栅极连接，所述第一晶体管的源极接地。

进一步，所述第二补偿网络包括第一电阻和第二电容，所述第一电阻的第一端与第二电容的第一端连接，所述第二电容的第二端与误差放大器的输出端连接。

进一步，所述第一自偏置电路包括第二电阻、第三电容、第二晶体管、第三晶体管和第四晶体管，所述第二电阻的第一端与误差放大器的输出端连接，所述第二电阻的第二端、第三电容的第一端和第四晶体管的栅极连接，所述第三电容的第二端接地，所述第二晶体管的漏极和第三晶体管的漏极分别与误差放大器的尾电流端连接，所述第三晶体管的栅极和第三晶体管的源极分别与第四晶体管的漏极连接，所述第四晶体管的源极接地，所述第二晶体管的栅极与源极相连并接地。

进一步，所述缓冲器包括第五晶体管和第六晶体管，所述第二自偏置电路包括第七晶体管、第八晶体管、第九晶体管和第十晶体管，所述第五晶体管的栅极与误差放大器的输出端连接，所述第五晶体管的漏极和第六晶体管的栅极分别与第八晶体管的漏极连接，所述第五晶体管的源极和第六晶体管的漏极分别与第十晶体管的漏极连接，所述第六晶体管的源极接地，所述第七晶体管的栅极和第八晶体管的栅极分别与误差放大器的输出端连接，所述第七晶体管的源极和第八晶体管的源极分别接地，所述第九晶体管的栅极、第九晶体管的漏极、第十晶体管的栅极和第七晶体管的漏极连接，所述第九晶体管的源极和第十晶体管的源极分别与电源电压连接。

本发明的有益效果是：本发明利用误差放大器的输出端来感知负载工作情况，进而控制可变电流偏置模块，当负载发生跳变时，可快速增加偏置电流，进而可快速增加低压差线性稳压器的环路带宽，有助于瞬态响应恢复；同时，采用电压控制的第二自偏置电流源变化很大，使得功率管栅极在负载跳变瞬间具有较大的摆率，能够及时地给功率管栅极电容充电或者放电，从而达到快速瞬态响应；此外，本发明结合使用nativenmos作为功率管，可大大减小输出结点的等效阻抗，将低压差线性稳压器的环路的主极点增大；同时引入超低输出阻抗的超级源跟随器作为缓冲器，缓冲器的超低输出阻抗与功率管的栅极电容组成的极点会处于低压差线性稳压器环路的单位增益带宽之外，则误差放大器的输出结点形成的极点将会作为低压差线性稳压器环路的次极点，这样可以最大限度地增加超低静态电流(na级别)低压差线性稳压器的环路带宽。

附图说明

图1是传统低压差线性稳压器电路结构示意图；

图2是本发明提出的一种超低功耗快速瞬态响应低压差线性稳压器电路结构示意图；

图3是本发明提出的含第一自偏置电路ibias1的误差放大器结构示意图；

图4是本发明提出的含第二自偏置电路ibias2的缓冲器电路原理图；

图5是本发明实施例的超低功耗快速瞬态响应低压差线性稳压器具体的晶体管级电路原理图；

图6是本发明实施例ldo的偏置电流与传统电流镜采样得到的偏置电流的瞬态仿真对比图；

图7是本发明实施例ldo电路的静态电流随负载电流变化而变化的仿真结果；

图8是本发明实施例ldo电路的负载瞬态响应仿真结果；

图9是本发明实施例ldo电路的负载瞬态响应与不带自偏置电路ibias1、ibias2的ldo负载瞬态响应的仿真结果对比。

附图标记：u1、误差放大器；mp、n型功率管；mb、自偏置晶体管；rz、第一晶体管；cz、第一电容；rm、第一电阻；cm、第二电容；rb、第二电阻；cb、第三电容；mb1、第二晶体管；mb2、第三晶体管；mb3、第四晶体管；m11、第五晶体管；m12、第六晶体管；m13、第七晶体管；m14、第八晶体管；m15、第九晶体管；m16、第十晶体管。

具体实施方式

下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

本发明所有偏置电流皆由自偏置电路产生，无需额外的偏置电流电路，因此在零负载下，电路将以很低的静态电流在工作。本发明中，veao与负载电流成正相关，利用veao控制自偏置ibia1，可以增强运放的响应速度，提升veao的摆率；利用veao控制自偏置ibia2，可以增强缓冲器的响应速度，提升vgate的摆率；从而提高了ldo电路的负载瞬态响应性能。同时，使用nativen-typetransistor作为功率管，避免了双电源供电，即电路无需双电源供电的情况下也能保持较大的输出电流和小的压差，且此功率管可减小输出结点的输出阻抗，低的输出阻抗与片外电容构成的ldo环路主极点较大，可拓宽ldo电路的环路带宽，进而可进一步改善ldo电路的负载瞬态响应性能。由仿真结果图6可以看到，传统的功率管电流镜采样得到的偏置电流速度慢，且摆率低。恰好从图中可以看到本发明的有益效果。

参照图2，本发明提供了一种超低功耗快速瞬态响应低压差线性稳压器电路，包括第一自偏置电路ibia1、误差放大器u1、第二自偏置电路ibia2、缓冲器、n型功率管mp、第一补偿网络、第二补偿网络和自偏置晶体管mb，所述误差放大器的尾电流端与第一自偏置电路ibia1相连，所述第一自偏置电路ibia1的控制端与误差放大器u1的输出端连接，所述缓冲器与第二偏置电路ibia2相连，所述第二自偏置电路ibia2的控制端与误差放大器的输出端连接，所述n型功率管mp的源极与自偏置晶体管mb的漏极连接，所述第一补偿网络分别与误差放大器和n型功率管mp连接，所述第二补偿网络与误差放大器连接。

具体地，第一补偿网络为基于单位增益带宽的零点追踪补偿网络(rz，cz)，第二补偿网络为稳定性提升补偿网络(rm，cm)。

进一步作为优选实施例，所述第一自偏置电路ibia1的第二端接地，所述第二自偏置电路ibia2的第二端接地，所述自偏置晶体管mb的栅极和漏极相连并接地。

进一步作为优选实施例，所述第一补偿网络包括第一晶体管rz和第一电容cz，所述第一电容cz的第一端与误差放大器u1的输出端连接，所述第一电容cz的第二端与第一晶体管rz的漏极连接，所述第一晶体管rz的栅极与n型功率管mp的栅极连接，所述第一晶体管rz的源极接地。

进一步作为优选实施例，所述第二补偿网络包括第一电阻rm和第二电容cm，所述第一电阻rm的第一端与第二电容cm的第一端连接，所述第二电容cm的第二端与误差放大器u1的输出端连接。

进一步作为优选实施例，参照图3，所述第一自偏置电路ibia1包括第二电阻rb、第三电容cb、第二晶体管mb1、第三晶体管mb2和第四晶体管mb3，所述第二电阻rb的第一端与误差放大器的输出端连接，所述第二电阻rb的第二端、第三电容cb的第一端和第四晶体管mb3的栅极连接，所述第三电容cb的第二端接地，所述第二晶体管mb1的漏极和第三晶体管mb2的漏极分别与误差放大器u1的尾电流端连接，所述第三晶体管mb2的栅极和第三晶体管mb2的源极分别与第四晶体管mb3的漏极连接，所述第四晶体管mb3的源极接地，所述第二晶体管mb1的栅极与源极相连并接地。

具体地，第二电阻rb和第三电容cb组成低通滤波器，所述第二晶体管mb1和第三晶体管mb2为nativen-type晶体管，所述第四晶体管mb3为常规n-type晶体管

进一步作为优选实施例，参照图4，所述缓冲器包括第五晶体管m11和第六晶体管m12，所述第二自偏置电路包括第七晶体管m13、第八晶体管m14、第九晶体管m15和第十晶体管m16，所述第五晶体管m11的栅极与误差放大器u1的输出端连接，所述第五晶体管m11的漏极和第六晶体管m12的栅极分别与第八晶体管m14的漏极连接，所述第五晶体管m11的源极和第六晶体管m12的漏极分别与第十晶体管m16的漏极连接，所述第六晶体管m12的源极接地，所述第七晶体管m13的栅极和第八晶体管m14的栅极分别与误差放大器u1的输出端连接，所述第七晶体管m13的源极和第八晶体管m14的源极分别接地，所述第九晶体管m15的栅极、第九晶体管m15的漏极、第十晶体管m16的栅极和第七晶体管m13的漏极连接，所述第九晶体管m15的源极和第十晶体管m16的源极分别与电源电压连接。

具体地，所述第五晶体管m11和第六晶体管m12组成的超级源跟随器(ssf)，所述第九晶体管m15和第十晶体管m16构成电流镜，所述第五晶体管m11、第九晶体管m15和第十晶体管m16为p-type晶体管，所述第六晶体管m12、第七晶体管m13和第八晶体管m14为n-type晶体管，m11的源极、m12的漏极分别与m16的漏极相连构成ssf的输出vgate。

图5是本发明实施例的超低功耗快速瞬态响应ldo稳压器电路的晶体管级电路实现。可以分为五个部分，分别是误差放大器、缓冲器、输出级以及零点追踪补偿网络和稳定性提升补偿网络。其中m1-m10、mb1-mb3和rb、cb组成适应性偏置的含跨导提升的误差放大器电路；在零负载时，mb2-mb3的漏电流接近为零，mb1为nativen-type晶体管，其栅极和源极短接，即vgs＝0，可得到恒定电流源为误差放大器提供最基本的偏置尾电流。m1、m2为误差放大器的nmos输入对管，其连接关系为：m1的栅极为反相输入端，接反馈电压vout，m2的栅极为正相输入端，接外部基准电压vref；m1-m2的源极短接，再与mb1的漏极相连；m1的漏极与m3的漏极相连，m2的漏极与m4的漏极相连。m3、m5构成pmos电流镜，m3为二极管接法，其作用是将m3的漏电流以一定比例镜像到m5支路，其连接关系为：m3、m5的源极相连，再与电源电压相连；m3的栅极与漏极短接，且与m5的栅极相连。同理，m4、m6构成pmos电流镜，m4为二极管接法，其作用是将m4的漏电流以一定比例镜像到m6支路，其连接关系为：m4、m6的源极相连，再与电源电压相连；m4的栅极与漏极短接，且与m6的栅极相连。m7、m8晶体管在电路中形成正反馈，从而提升误差放大器的等效跨导，其连接关系为：m7的栅极、m8的漏极分别与m1的漏极相连，m8的栅极、m7的漏极分别与m2的漏极相连，m7与m8的源极短接后与电源电压相连。m9、m10构成nmos电流镜，m9为二极管接法，其作用是将m9的漏电流以一定比例镜像到m10支路，其连接关系为：m9、m10的源极分别与地相连；m9的栅极与漏极短接，且与m10的栅极相连；同时，m9的漏极与m5的漏极相连，m10的漏极与m6的漏极相连构成误差放大器的输出veao。随着负载增大，veao经过低通滤波器后控制mb3产生更大的漏电流为误差放大器提供更大的偏置尾电流，从而改善误差放大器的输出阻抗，进而改变ldo的环路带宽；mb2是nativen-type晶体管，将其栅极和源极短接后可以控制该支路的最大电流，达到支路限流的目的。其具体连接关系为：误差放大器的输出veao与电阻一端相连，电阻另一端、电容一端与mb3的栅极相互连接，电容的另一端、mb3的源极则分别与地相连；mb2的漏极与m1和m2的源极相连，mb2的栅极和源极短接后与mb3的漏极相连。

m11-m16组成适应性偏置的低输出阻抗超级源跟随器缓冲器电路，m11-m12组成超级源跟随器，m13和m14是veao控制的电压偏置电流源，m13-m16为m11-m12提供适应性偏置，其具体连接方式为：m13和m14的栅极分别与误差放大器的输出veao相连，m13和m14的源极与地相连，m13的漏极与m15的漏极相连；m15、m16构成pmos电流镜，m15为二极管接法，其作用是将m15的漏电流以一定比例镜像到m16支路，其连接关系为：m15、m16的源极相连，再与电源电压相连；m15的栅极与漏极短接，且与m16的栅极相连。m16的漏极、m11的源极分别与m12的漏极相连构成缓冲器的输出vgate；m11的漏极、m12的栅极分别与m14的漏极相连，m11的栅极与放大器输出veao相连，m12的源极则与地相连。

mp、mb4、cl以及负载电阻load组成ldo电路的输出极，当外部负载电阻无穷大时，mb4作为nativen-type晶体管将其栅极和源极短接后可以为功率管mp提供最基本的偏置电流，使得ldo环路能够正常工作，保证了在零负载电流下输出电压也能保持稳定。功率管mp为nativen-type晶体管，这样设置的好处是在减小ldo输入输出压差的同时不用额外的电荷泵电路来提升vgate的电压，减小ldo的电路功耗，且nmos功率管能够大大减小vout结点的输出阻抗，最后在低负载下可将vout这个输出主极点移向高频，提升ldo环路带宽。其具体连接关系为：mp的漏极与电源电压相连，mp的栅极与缓冲器的输出vgate相连，mp的源极与mb4的漏极相连构成ldo的输出vout，mb4的栅极和源极短接后再与地相连；片外电容的一端和片外负载电阻的一端分别与vout相连，片外电容的另一端和片外负载电阻的另一端则与地相连。

cz和rz构成零点追踪补偿网络，rz工作在三极管区相当于一个线性电阻，其阻值由缓冲器的输出vgate控制，随着负载增大，vgate增大，电阻rz变小，则由cz和rz构成的零点也会随着移向高频，此零点则可以补偿随着负载增大而增大的次极点，使得ldo在全负载下稳定。其具体连接关系为：晶体管rz的栅极与缓冲器的输出vgate相连，rz的源极与地相连，rz的漏极与cz的一端相连，cz的另一端与veao相连。

cm和rm构成稳定性提升补偿网络，cm和rm较小，pvt变化时，cz和rz构成的零点无法很好地对环路稳定性进行补偿，此时由cm和rm形成的零点可以确保ldo环路的稳定性。其具体连接关系为：cm的一端与veao相连，cm的另一端与rm的一端相连，rm的另一端与vout相连。

本发明实施例的片外电容采用1uf陶瓷电容来作为仿真和测试分析，ldo的负载范围设置为0-10ma。由于采用的较大的片外电容，在低负载下ldo的主极点落在输出结点vout，随着负载增大，ldo的输出极点会慢慢移向高频，且其移动速度比运放的输出极点移向高频的速度要快，因此在重负载下，ldo的环路主极点会落在运放的输出端veao；在全负载下，由于缓冲器的超低输出阻抗，缓冲器的输出极点在全负载下都处于ldo的环路带宽之外，不影响ldo的环路稳定性。本发明实施例现仿真结果表明，在零负载下，ldo的静态电流低至25na，ldo的静态电流随负载电流变化而变化的仿真曲线如图7所示。在低负载下，由于极低的静态电流和极低的环路带宽，负载的瞬态响应性能成为重点提升的对象。本发明提出的含适应性偏置的跨导提升的误差放大器，适应性偏置的低输出阻抗的缓冲器和nativenmos晶体管组成的超低功耗ldo，能够具备优越的负载瞬态响应能力。本发明提出的缓冲器电路，除了能够快速增加偏置电流改善带宽外，也能够显著提升功率管的栅极的大信号摆率。举例分析如下：当负载从小负载到大负载跳变时，输出电压vout被拉低，vout反馈到误差放大器后使得veao升高，veao的升高促使m11关断，同时使得m14进入线性区，m14的漏极电压降低，进而关断m12。但veao的升高能够增大m13的漏电流，经过m15、m16镜像后，vdd通过m16以大电流快速地给功率管栅极电容充电，迫使vgate增大，从而提高vout，完成整个快速瞬态响应的大信号过程。本发明实施例的负载瞬态响应仿真曲线如图8所示，可以看到在典型情况下，负载电流从100ua到到10ma以20ns跳变时，电压下冲只有6.2mv，上冲只有2.84mv。如图9，给出了本发明实施例ldo电路的负载瞬态响应与不带自偏置电路ibias1、ibias2的ldo负载瞬态响应的仿真结果对比，可以看到，不带自偏置的ldo电路瞬态响应极差，下冲高达73.7mv，上冲高达27.2mv，且恢复时间很长。因此，本发明实现了超低功耗快速瞬态响应的低压差线性稳压器的电路设计，上述仿真结果证明了本发明提出的电路结构的优越性。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。