一种多电源系统的下电时序控制电路的制作方法

一种多电源系统的下电时序控制电路
【技术领域】
1.本发明涉及电子电路技术领域，具体为一种多电源系统的下电时序控制电路。


背景技术：

2.随着电子技术的发展，尤其是大规模集成电路如cpu(central processing unit，中央处理器)、fpga(field programmable gate array，现场可编程门阵列)等越来越广泛的应用，这些芯片大都有多种类型的供电电源，包含内核电压、模拟电压、数字电压和io(input/output，输入/输出)电压，这些供电电源一般都是由一个相同输入电源通过dc
‑
dc变换器(dc
‑
dc converter)转换过来的，图1为其拓扑结构。大部分这类芯片在电源管理上不仅需要有严格的上电时序要求，有些芯片在下电时序上也有严格要求，否则可能会出现烧毁芯片管脚甚至直接损坏芯片。
3.目前有一种常见下电时序控制方案是在电源的输出端放置储能电容，各路配置不同的容值从而获得不同的下电斜率，对于要求后下电尤其是电流大的电源往往要配置大容量的电解电容，占据空间较大，不利于电路板的小型化。另一种方案是采用独立的电源管理芯片，大部分由cpld(complex programmable logic device，复杂可编程逻辑器件)实现，通过采集芯片的相关数据，通过逻辑控制关断各电源供电回路顺序从而实现功能，成本较高且电路较为复杂。
4.鉴于此，急需一种构造简单，空间占用量小，成本低且控制准确度高的下电时序控制方案。


技术实现要素：

5.针对以上缺陷或改进需求，本发明放弃传统的通过储能电容延时的做法，通过分立器件电路方案，实现按不同次序切断各dc
‑
dc变换器的输入电源，同时对输出电源快速放电来实现时序控制，另外对于要求晚下电的大功率电源，还需要适当增加延迟保持电路以增加其下电延迟。
6.为实现上述目的，本发明采用如下技术方案：
7.第一方面，多电源系统的下电时序控制电路包括下电检测电路、延时控制电路与下电时序控电路；
8.所述下电检测电路用于检测到下电动作的发生，输入信号经过下电检测电路输出到延时控制电路；
9.所述延时控制电路用于将输入信号经过延时后传输给下电时序控制电路；
10.所述下电时序控制电路用于对各电源按照时序下电。
11.优选的，所述下电时序控制电路包括dc
‑
dc变换器控制电路与快速放电电路；所述下电检测电路的输出信号经过延时后被dc
‑
dc变换器控制电路接收，所述dc
‑
dc变换器控制电路的输出端连接快速放电电路；
12.所述快速放电电路接收经过延时后的下电检测电路的输出信号，快速放电电路输
出端与dc
‑
dc变换器控制电路相连，所述快速放电电路通过快速放电来使dc
‑
dc变换器输出电源快速下电。
13.优选的，所述dc
‑
dc变换器控制电路将总电源分成需要按照不同时序下电的多电源。
14.优选的，所述快速放电电路通过快速放电来使dc
‑
dc变换器中需要下电的电源快速下电。
15.优选的，所述下电时序控制电路在接收下电检测电路经过延时处理的输出信号后，对dc
‑
dc变换器进行关闭使能。
16.优选的，所述下电检测电路包含系统端输入电源、独立于系统的电源与模拟比较器；
17.所述系统端输入电源与独立于系统的电源经过电阻分压网络与模拟比较器相连接，所述模拟比较器与所述延时电路相连接。
18.优选的，所述模拟比较器通过比较模拟比较器的正向输入端电压与反向输入端电压的大小关系来输出电信号并决定下电检测电路的输出信号的是高电平还是低电平。
19.优选的，所述下电检测电路具有防抖动功能，在所述下电检测电路输出端输出高电平时，提高模拟比较器正向输入端的电压，保持所述模拟比较器的正向输入端电压与反向输入端电压的大小关系不变，保证模拟比较器的输出结果不改变。
20.优选的，所述延时控制电路将接收到的下电检测电路的输出信号进行时间延迟，所属时间延时时间根据电路中个电源的下电顺序来设定。
21.优选的，两个相邻顺序下电电源的延时，要大于其前电源的下电时间。
22.本发明提供了一种多电源系统的下电时序控制电路，使用起来灵活方便，可以自由设置下电触发信号达到各路电源的时延，相对于在电源的输出端放置大容量储能电容的方案，大大减少了pcb的器件布局空间，有利于产品的小型化；此新型下电时序控制方法和电路，采用分立器件方案，相对于独立的电源管理芯片方式成本更低，电路也更简单，且由于新引入了快速放电电路，比电路自然消耗放电的下电速度更快，提升系统电源的时序欲量。
【附图说明】
23.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1是本发明实施例提供的一种多电源系统的下电时序控制电路的总电路图；
25.图2是本发明实施例提供的一种多电源系统的下电时序控制电路的多电源系统拓扑结构；
26.图3是本发明实施例提供的一种多电源系统的下电时序控制电路的下电时序控制系统逻辑架构图；
27.图4是本发明实施例提供的一种多电源系统的下电时序控制电路的下电检测电路结构；
28.图5是本发明实施例提供的一种多电源系统的下电时序控制电路的延时控制电路逻辑拓扑图；
29.图6是本发明实施例提供的一种多电源系统的下电时序控制电路的下电时序控制结构图；
30.图7是本发明实施例提供的一种多电源系统的下电时序控制电路的快速放电电路框图；
31.图8是本发明实施例提供的一种多电源系统的下电时序控制电路的实际下电时序图。
【具体实施方式】
32.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
33.在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当理解为对本发明的限制。
34.此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
35.实施例1:
36.本发明实施例提供了一种多电源系统的下电时序控制电路，如图1所示，包括：下电检测电路、延时控制电路与下电控制电路。
37.下电检测电路检测到下电动作的发生，触发信号vo经过下电检测电路输出到延时控制电路，最后触发下电时序控制电路，所述下电时序控制电路控制各电源按照设定时序下电。
38.如图2所示，vin为系统输入电源，所述dc
‑
dc变换器将系统输入电源分成需要按照不同时序下电的各个电源。
39.如图3所示，步骤301中，所述下电检测电路用于检测下电动作的发生，当检测到下电动作时，下电检测电路将触发信号vo发送给延时控制电路。
40.步骤302中，延时控制电路将输触发信号vo进行延时处理。
41.步骤303中，所示延时控制电路将触发信号vo发送给下电控制电路，所述下电控制电路对各电源进行下电处理。
42.在本发明实现过程中，起始触发信号从下电检测电路产生，其中所述下电检测电路涉及以下设计：
43.如图4所示，所述下电检测电路包含系统端输入电源、独立于系统的电源、电阻与模拟比较器。
44.所述下电检测电路需要通过模拟比较器来实现下电检测功能，在电源下电的时候为能够提供高电平为后续电路提供输入电压进行时序控制下电，而未发生电源下电时则输出低电平不触发下电控制。在本发明实现过程中，由于当电源下电时，本设计需要下电检测电路输出的触发信号vo为高电平，从而为后续电路提供输入电压，而当电源下电时，必须要
让模拟比较器能输出高电平，来为后续电路提供输入信号，因此本发明还涉及一下设计：
45.所述系统端输入电源连接模拟比较器的反向输入端，所述独立于系统的电源连接模拟比较器的正向输入端。
46.当所述系统端输入电源连接模拟比较器的反向输入端，独立于系统的电源连接模拟比较器的正向输入端时，反向输入端电压也就是阈值电压，电源未下电时反向输入端电压大于阈值电压，下电检测电路输出低电平；反向输入端电压小于阈值电压，下点检测电路输出高电平。
47.所述阈值电压的设定根据本领域技术人员常识与实际情况来灵活取值。
48.其中所述系统端输入电源为整个电路系统提供驱动电力的电源，独立于系统的电源提供下电触发阈值电压的电源，所述电阻用于构成电阻分压网络，所述模拟比较器用于比较系统端输出电源的电压与独立于系统的电源的电压的大小关系，从而决定下电检测电路的输出的触发信号vo为低电平还是高电平，当输出触发信号为低电平时，触发信号接近0v，不为后续的延时控制电路与下电控制电路提供电力驱动；当输出触发信号为高电平时，为后续的延时控制电路与下电控制电路提供电路驱动，使得整个多电源系统下电时序控制电路能进行延时下电操作。
49.在本发明实现过程中，由于下电过程中，系统端输入电源电压有可能会发生抖动变化，若模拟比较器的正向输入端电压与反向输入端的电压大小关系发生变化，会对模拟比较器的最后输出信号产生影响，因此本发明还涉及以下设计：
50.所述下电检测电路具有防抖动功能，在所述下电检测电路输出端输出高电平时，提高模拟比较器正向输入端的电压，保持模拟比较器的正向输入端电压与反向输入端的电压大小关系不变，保证模拟比较器的输出结果不改变。
51.具体在当下电检测电路输出高电平触发信号后，通过电阻分压网络，提高模拟比较器的正向输入端电压，形成一个滞回比较器结构，使得正向输入端电压能稳定大于反向输入电压，保证模拟比较器的输出结果不变。
52.在本发明实现过程中，需要保证各个电源能按照设定顺序下电，因此本多电源系统的下电时序控制电路还包括以下设计：
53.如图5所示，所述延时控制电路将接收到的下电检测电路的输出信号进行时间延迟，所述延时时间根据电路中个电源的下电顺序来设定。
54.延时控制电路将触发信号vo进行时间延迟，控制各路电源。每一路可控电源的时延都不同，可根据时序要求做灵活的配置，整体逻辑拓扑图如图5所示，对于要求下电顺序越靠后的电源，控制其延时越长，理想情况是两个相邻顺序下电电源的延时，要大于其前电源的下电时间。
55.延时控制电路对触发信号vo进行延时后，触发信号vo作为下电时序控制电路的输入信号，所述下电时序控制电路涉及以下设计：
56.如图6所示，所述下电时序控制电路包括dc
‑
dc变换器控制电路与快速放电电路。
57.所述dc
‑
dc变换器控制电路中的dc
‑
dc变换器作为电压转换器用于设置各个电源，所述快速放电电路对dc
‑
dc变换器控制电路的输出电源进行快速放电。
58.所述dc
‑
dc变换器将系统输入电源vin分成需要按照时序下电的各个电源。
59.由于需要对所述dc
‑
dc变换器的各个电源进行下电处理，所以需要把传输给dc
‑
dc
变换器控制电路的高电平输出信号进行转换，使dc
‑
dc变换器对应的需要下电的电源不在被供电，因此本发明还涉及以下操作：
60.所述下电时序控制电路在接收下电检测电路经过延时处理的输出信号后，对dc
‑
dc变换器进行关闭使能。
61.所述关闭使能会让触发信号vo的高电平转换为低电平，使得dc
‑
dc变换器不再输出，从而完成下电操作。
62.在本发明实现过程中，为了保证目标电源的下电的准确性，需要尽量减少目标电源的下电误差时间，因此，本发明还涉及到以下设计。
63.所述快速放电电路接收经过延时后的下电检测电路的输出信号，快速放电电路输出端与dc
‑
dc变换器控制电路相连，所述快速放电电路通过快速放电来使dc
‑
dc变换器输出电源快速下电。
64.所述快速放电电路一般采用大功率nmos管进行开关控制并放电，下电触发信号vo经过延时后施加到nmos管的栅极，源极接地，电源vn通过限流电阻r连接到q管的漏极。
65.如图7所示，所述快速放电电路对dc
‑
dc变换器控制电路的输出电源进行大电流快速放电，使得dc
‑
dc变换器控制电路的输出电源能在极短的时间内完成放电，减小电源的输出电容以及增加放电电流大小，可缩短下电时间。所述快速放电电路将在微妙级时间内对dc
‑
dc变换器内对应的电源完成下电，所有所述相邻下电电源的时间间隔应该至少是毫秒级。
66.本实施例所述电路设计并非为本发明的限制范围，本领域技术人员采用本发明的核心要点但采用不同的电路设计应同样包含在本发明的保护范围内。
67.实施例2:
68.本发明实施例提出了一种多电源系统的下电时序控制电路，在实施例1的基础上，本实施例进一步针对对目标电源更完整的下电操作流程来展现技术方案，如图4、图5、图6、图7与图8所示，整个电路如图1所示，由下电检测电路开始，输出信号进过延时控制电路后，最后驱动下电控制电路控制各电源下电。
69.通过如图3模拟比较器电路实现下电检测功能，vin为系统输入电源，vcc为独立于系统的电源，u1为模拟比较器，vo为模拟比较器的输出端。vcc电源通过r3、r4分压网络输入比较器正向输入端，vin通过分压网络r1、r2输入比较器反向输入端。当输入电源为正常vin时，模拟比较器的正向输入端电压低于反相输入端电压，比较器输出低电平，接近0v；当电源下电时，输入电源开始下降，当低于vin(th)时，vo输出为高电平，接近于vcc，触发下电时序控制电路。r5为反馈电阻，一旦vo输出高电平后通过r5与r4分压网络提高u1的正向输入端电压，形成一个滞回比较器结构，防止因下电过程中vin的抖动导致反复触发比较器翻转。
70.vin的下电触发阈值电压为：
71.vin的滞回区间电压为：
72.由于uth一般为100mv左右量级，一般选择r1、r2、r3、r4阻值在相同量级，但是r5会远大于r4，以保证滞回区间在这个数量级。
73.延时电路将触发信号vo进行时间延迟后，控制各路电源。每一路可控电源的时延都不同，可根据时序要求做灵活的配置，整体逻辑拓扑图如图4所示，对于要求下电顺序越靠后的电源，控制其延时越长，理想情况是两个相邻顺序下电电源的延时，要大于其前电源的下电时间。
74.下电控制电路如图5所示，下电触发信号vo经过时延tn后对各路电源进行下电控制，首先切断电源vn的源头，关断dc
‑
dc变换器的en使能端子，使dc
‑
dc变换器不再输出；同时对于输出电vn源进行大电流快速放电，使其在极短时间内下电，一般通过大功率的mos管可驱动目标电源在微秒级时间内完成下电。其放电时间为：
[0075][0076]
其中c为受控电源的输出电容，u为输出电源电压，i为放电电流大小。由上式可得，减小电源的输出电容以及增加放电电流大小，可缩短下电时间。
[0077]
快速放电电路设计结构如图6所示，一般采用大功率nmos管进行开关控制并放电，下电触发信号vo经过tn延时后施加到nmos管q的栅极，源极接地，电源vn通过限流电阻r连接到q管的漏极。当vo(+tn)触发为高电平时，q管快速导通，vn通过限流电阻r对地快速放电，电流的大小取决于r的大小。一般情况下vn的输出电容不超过1000uf，电压也在3.3v以内，所以总体电量不大，可以选择r为1206封装0ω电阻，q管则选择足够大漏极脉冲电流值的nmos管，即可在微秒级时间内完成对vn电源的放电。
[0078]
图7为此下电时序控制电路的实际效果图，其中t0为下电触发时刻，t1
‑
tn是触发信号vo到达各下电控制电路的时延。
[0079]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。