对负载的偏置电流的控制的制作方法

1.本发明涉及一种用于向负载电路部分提供偏置电流的偏置电路，特别是但非排外地与正弦至方波缓冲器中的逆变放大器有关。


背景技术：

2.在许多应用中，各种组件和/或电路部分(典型地是有源组件)需要向其提供偏置电流或电压以便为这些组件供电。在一些应用中，如果组件要能够以低噪声操作(例如，提供低噪声输出信号)，则为特定组件或电路部分提供基本上恒定的偏置电流或电压并使其噪音最小是重要的。另外，在一些应用中，在工艺、电压和温度(pvt)变化范围内维持特定组件或电路部分的性能也是重要的。
3.特别是逆变放大器典型地需要向其提供低噪声偏置电流或电压，因为它们的电源抑制比(psrr)较差，这意味着由逆变放大器输出的信号中的噪声电平高度依赖于向其提供的电源/偏置电压中的噪声电平。因此，为了使逆变放大器能够输出低噪声信号，将逆变放大器连接到清洁电源是重要的。逆变放大器典型地还需要控制向其提供的偏置电流，以便在pvt变化中提供一致的性能。如果从电源汲取足够大的电流，例如通过使用可配置的分流器，则生成受控偏置电流可能相对简单。然而，以这种方式汲取大电流的能量效率非常低，并且希望能够在使用最少的额外电流的同时提供受控的偏置电流。
4.正弦至方波缓冲器/转换器典型地用于生成时钟信号，该时钟信号可用于协调电子电路的动作，特别是用于定时目的。时钟信号典型地包括周期性的单相方波信号，该信号允许时钟组件通过检测时钟信号的边沿(上升或下降取决于应用)来协调它们的定时。在实践中生成周期性正弦信号相当简单，因为已知许多不同类型的振荡器，包含石英晶体振荡器、电阻-电容(rc)振荡器、电感-电容(lc)振荡器等。为了使这些正弦信号能够要有效地用作时钟信号，必须首先将其转换为方波信号。
5.逆变放大器可用于从正弦输入信号生成方波时钟信号。它们对于正弦至方波缓冲器特别有吸引力，因为它们典型地是低噪声的。结果，由基于逆变器的正弦至方波缓冲器输出的时钟信号可为低抖动的，只要向其提供干净的电压源和受控的偏置电流。
6.本发明旨在解决上面提出的一些问题。


技术实现要素：

7.从第一方面来看，本发明提供了一种电路部分，其包括：
8.负载电路部分，其包括负载晶体管；和
9.偏置电路部分，其包括：
10.复制晶体管，其与负载晶体管匹配并在节点处连接到负载晶体管，使得当电流流经复制晶体管时，与流经复制晶体管的电流成比例的电流流经负载晶体管；
11.电流输入端，其用于接收输入电流；
12.电源电压输入端，其用于接收电源电压；和
13.反馈回路，其被布置为：
14.调整连接复制晶体管和负载晶体管的节点处的电压，使得复制晶体管传导与输入电流成比例的电流；和
15.抵消由电源电压的变化引起的连接复制晶体管和负载晶体管的节点处的电压的变化。
16.因此可看出，根据本发明，偏置电路部分在连接复制晶体管和负载晶体管的节点处有效地向负载电路部分提供偏置电压。偏置电压由偏置电路部分的反馈回路调节，使得负载晶体管传导与输入电流成比例的电流，因此偏置电路部分还有效地向负载电路部分提供受控偏置电流。偏置电路部分因此有效地将提供给负载电路部分的偏置电压与电源电压隔离，从而使负载电路部分的输出中的噪声和/或抖动最小化。
17.如本文所用，术语“匹配”是指两个或多个晶体管为相同类型(例如pmos或nmos)并被选择为具有相似特性(例如偏移电压、温度漂移、电流增益等)，使得在给定的一组条件(电压、温度等)下流经它们的电流基本上相同或在由其相对大小确定的比率内相同(在本文中也称为倍增或m因子比)。在一组实施例中，复制晶体管和负载晶体管的m因子比为1。
18.另外，偏置电路部分有效地向负载电路部分提供偏置电流，该偏置电流可能具有可预测的关系——例如，在甚至大的pvt变化上也与输入电流成比例，因为负载晶体管中的任何pvt变化均被复制到匹配的复制晶体管中，通过该复制晶体管的电流由输入电流控制。可控制输入电流，使其表现出可预测的或小的pvt变化，因此通过确保提供给负载电路部分的偏置电流与输入电流具有可预测的(例如成比例的)关系，偏置电流中的任何pvt变化均可跟踪输入电流中的微小或可预测的pvt变化。这意味着负载电路部分中的任何pvt变化可对偏置电路部分向其提供的偏置电流的影响最小。此外，偏置电路部分只需要很小的输入电流。其优势是，根据本发明的电路部分可更省电。在一些实施例中，输入电流小于或等于50na，更优选地小于或等于10na，更优选地小于或等于5na，更优选地小于或等于3na。
19.在一组实施例中，负载晶体管形成负载逆变器的一部分，负载逆变器在本文中也可称为负载逆变放大器。负载逆变器可包括多个晶体管，该多个晶体管包含负载晶体管。
20.类似地，在一组实施例中，复制晶体管形成复制逆变器的一部分，该复制逆变器在本文中也可称为复制逆变放大器。复制逆变器可包括多个晶体管，该多个晶体管包含复制晶体管。复制逆变器可被布置为复制负载逆变器。复制逆变器的该晶体管或每个晶体管可与负载逆变器的该晶体管或每个晶体管匹配。
21.在一组实施例中，负载电路部分包括第二负载晶体管，并且偏置电路部分包括与第二负载晶体管匹配的第二复制晶体管。第一和第二复制晶体管可按复制第一和第二负载晶体管的布置的方式布置。第一和第二复制晶体管可被布置为复制包括第一和第二负载晶体管的负载电路部分的电流支路。
22.通过在偏置电路部分中包含第一和第二复制晶体管并将它们布置为复制第一和第二负载晶体管的布置，潜在地复制负载电路部分的整个电流支路，偏置电路部分能够控制连接第一复制晶体管和第一负载晶体管的节点处的电压，使用反馈回路，使得复制电流支路传导与输入电流成比例的电流。由于复制晶体管和负载晶体管匹配，因此偏置电路部分也能够控制提供给负载电路部分的复制电流支路的偏置电流。
23.在一组实施例中，偏置电路部分包括多个另外的晶体管，其中另外的晶体管中的
至少一个与至少一个其它的另外的晶体管匹配。偏置电路部分的匹配的另外的晶体管可具有选择为使偏置电路部分适应负载电路部分的dc负载电流的m因子比。负载电路部分可包括未在偏置电路部分中复制的另外的电流支路，从而增加负载电路部分的总dc负载电流。偏置电路部分的匹配的另外的晶体管的m因子比可被选择为确保供应给连接第一复制晶体管和第一负载晶体管的节点的总电流足以提供负载电路部分所需的总dc负载电流。
24.偏置电路部分可在连接第一复制晶体管和第一负载晶体管的节点处具有不可忽略不计的输出阻抗。结果，负载电路部分的dc负载电流可影响连接第一复制晶体管和第一负载晶体管的节点处的电压。这可改变偏置电路部分的偏置点，从而降低偏置电路部分的有效性。因此，偏置电路部分的匹配的另外的晶体管的m因子比可在考虑特定负载，特别是负载电路部分的特定dc负载电流的情况下选择。提供给偏置电路部分的输入电流也可适应负载电路部分所需的dc负载电流。
25.由于连接第一复制晶体管和第一负载晶体管的节点处的这种不可忽略不计的输出阻抗，偏置电路部分可主要提供具有有限负载调节的线路调节——即偏置电路部分可在给定电源电压变化的情况下能够容易地维持连接第一复制晶体管和第一负载晶体管的节点处的特定电压，但在负载电路部分发生变化的情况下不太容易维持所述节点处的电压。
26.在一组实施例中，反馈回路包括多个反馈晶体管，其中至少一个反馈晶体管与至少一个其它反馈晶体管匹配。匹配的反馈晶体管可具有选择为使偏置电路部分适应负载电路部分的特定dc负载电流的m因子比。匹配的反馈晶体管中的一个可为二极管连接的，并且匹配的反馈晶体管对中的一个的栅极端子可连接到匹配的反馈晶体管对中的另一个的栅极端子。反馈晶体管中的一个可被布置为提供第一复制晶体管和负载电路部分所需的总电流。
27.在一些实施例中，偏置电路部分除了用于输入电流的单个电流支路之外还包括两个电流支路。这具有允许偏置电路部分以及因此根据本发明提供的电路部分物理上紧凑的明显优势。这使得电路部分能够容易地实施到例如印刷电路板(pcb)、集成电路、片上系统(soc)等中，同时需要最小的空间。
28.在负载电路部分包括负载逆变放大器的实施例中，第一和第二负载晶体管可包括在所述负载逆变放大器内的电流支路。逆变放大器由于其低电源抑制比，典型地需要干净的电压电源，并且需要受控的偏置电流，以便在pvt变化中实现一致的性能。申请人已经认识到，根据本发明的电路部分在负载电路部分是逆变放大器的应用中特别有用，因为偏置电路部分可有效地向逆变放大器提供干净的电压源和受控的偏置电流，从而使逆变放大器输出中的噪声和/或抖动电平最小化。在一组实施例中，逆变放大器以开环方式运行，从而使由逆变放大器提供的增益最大化。
29.在一组实施例中，本发明扩展到如本文所描述的正弦至方波缓冲器或转换器电路部分，并且另外包括用于接收正弦输入信号的信号输入端和用于输出所得方波时钟信号的信号输出端。在这类实施例中，负载电路部分可包括逆变放大器。逆变放大器可被布置为接收正弦输入信号并输出相同频率的方波信号。在此使用的术语“相同”是指由逆变放大器输出的方波信号的频率可在正弦输入信号频率的5％，优选1％，更优选0.1％，更优选0.01％以内。申请人已经认识到，鉴于上述特性，逆变放大器对于正弦至方波缓冲器特别有吸引力——即假定有合适的偏置，它们典型地是低噪声的且因此能够输出低抖动时钟信号。
30.与其它解决方案相比，上述正弦至方波缓冲器可具有许多优势。首先，需要最小的电阻-电容滤波(rc滤波)。这样做的优势是减少正弦至方波缓冲器的面积占地，因为高质量的电阻器和电容器典型地在物理上均很大。另外，这类正弦至方波缓冲器可能不易受到可通过使用rc滤波而引入的带宽问题的影响。其次，不需要开关电容器装置。开关电容器解决方案需要外部时钟信号才能工作，这意味着包括基于开关电容器的正弦至方波缓冲器的设备将需要布置为输出时钟信号的另外的组件，以便使开关电容器解决方案能够工作，从而增加成本、占地面积和功耗。
31.在一组实施例中，逆变放大器以开环方式运行，从而使由逆变放大器提供的增益最大化。结果，逆变放大器可被布置为将正弦输入信号转换为具有最大增益的方波输出信号。
32.在一组实施例中，上述正弦至方波缓冲器或转换器另外包括电平移位器，该电平移位器被布置为将由逆变放大器输出的方波时钟信号的电压电平移位至预定系统电压。包括使用由缓冲器输出的时钟信号的正弦至方波缓冲器的设备的另外的组件可仅能够接受具有特定电压(即，在特定高电压和低电压电平内)的时钟信号。由于提供给逆变放大器的有效电源/偏置电压是连接第一复制晶体管和第一负载晶体管的节点处的电压，该电压又由偏置电路部分的反馈回路控制，因此由逆变放大器输出的方波时钟信号可不具有其他组件可接受的电压。因此，包含电平移位器使正弦至方波缓冲器能够输出可由其它组件使用的已知系统电压的时钟信号。
33.在一组实施例中，本发明扩展到一种电子设备，该电子设备包括如上所述的正弦至方波缓冲器、被布置为输出正弦信号的振荡器和被布置为输出输入电流的电流源，其中正弦至方波缓冲器被布置为接收正弦信号并输出相同频率的方波时钟信号。振荡器可包括石英晶体振荡器、电阻-电容(rc)振荡器、电感-电容(lc)振荡器等。振荡器可连接到逆变放大器的输入端，并且逆变放大器的输出端可连接到电平移位器的输入端(如果提供)。
34.如本文所用，术语“电路(circuit)”、“电路系统(circuitry)”和“电路部分(circuitportion)”可指开路或闭路；即，它们包括当连接到如电源的其它元件时可形成闭合电路的一部分的电路部分。
35.本文中所描述的任何方面或实施例的特征可在适当时应用于本文中所描述的任何其它方面或实施例。在参考不同实施例或实施例集合的情况下，应理解，这些实施例未必是不同的，而是可重叠的。
附图说明
36.现在将参考附图仅以示例的方式描述本发明的某些优选实施例，在附图中：
37.图1是根据本发明的实施例的包括偏置电路部分的正弦至方波缓冲器的电路图。
38.附图标记的说明
39.1正弦至方波转换器
40.2偏置电路部分
41.4逆变放大器部分
42.6电平移位器部分
43.8正电压电源轨vdda
44.10 正电压电源输入端
45.12 负/地电压电源轨vss
46.14 负/地电压电源输入端
47.16 电流源ibias
48.18 电流源输入端
49.20 pmos晶体管(m1)
50.22 pmos晶体管(m2)
51.24 pmos晶体管(m5)
52.26 nmos晶体管(m3)
53.28 nmos晶体管(m4)
54.30 nmos晶体管(m6)
55.32 nmos晶体管(m7)
56.34 节点vreg
57.36 节点vg
58.38 节点vd
59.40 正弦输入信号vin
60.42 信号输入端42
61.44 pmos晶体管(m8)
62.46 pmos晶体管(m10)
63.48 nmos晶体管(m9)
64.50 nmos晶体管(m11)
65.52 电阻器
66.54 电容器
67.56 节点vamp
68.58第二正电源轨vddd
69.60 第二正电源电压输入端
70.62 方波时钟信号ckout
71.64 时钟信号输出端
72.66 pmos晶体管(m12)
73.68 nmos晶体管(m13)
74.70 pmos晶体管(m14)
75.72 pmos晶体管(m15)
76.74 nmos晶体管(m16)
77.76 nmos晶体管(m17)
78.78 匹配晶体管组1
79.80 匹配晶体管组2
80.82 匹配晶体管组3
具体实施方式
81.图1示出了正弦至方波缓冲器1，其包括偏置或电压调节器电路部分2、由逆变放大器部分4提供的负载电路部分和电平移位器部分6。如下文更详细解释的，偏置电路部分2向逆变放大器部分4提供偏置电流，该偏置电流维持与跨工艺电压-温度(pvt)变化的输入电流i
bias
成比例，并且向逆变放大器部分4(即具有最小的噪声和/或抖动)。逆变放大器部分4使用来自偏置电路部分2的输入偏置电流和电压将输入的正弦信号转换为方波信号。电平移位器部分6将方波信号从逆变放大器部分4的内部电压转换为特定功率域的定义系统电压。
82.偏置电路部分2耦合到逆变放大器部分4，逆变放大器部分又耦合到电平移位器部分6。偏置电路部分2在本文中也可称为电压调节器电路部分2。
83.偏置电路部分2耦合到正电压电源轨v
dda 10、负电压电源或接地轨v
ss 14以及产生提供给电流输入端18的输入电流i
bias
的电流源(未示出)。在此示例中，正电压电源轨v
dda 10向偏置电路部分2和逆变放大器部分4提供电源电压。输入电流i
bias
典型地表现出可预测的或小的pvt变化。举例来说，输入电流i
bias
可与绝对温度(ptat)成比例，以便补偿正弦至方波缓冲器1中包含的晶体管中的跨导减小(例如，由于温度升高)。在其它示例中，输入电流i
bias
可基本上是pvt稳定的，但这不是必需的。在一个示例中，输入电流i
bias
标称等于3na，但不限于此——输入电流i
bias
可具有任何适当的值。偏置电路部分2包括三个p型金属氧化物半导体(pmos)场效应晶体管(fet)20、22和24，以及四个n型金属氧化物半导体(nmos)场效应晶体管(fet))26、28、30和32。本文所描述的晶体管不限于如此示例中所示的pmos和nmos晶体管，而是可包括任何适当类型的晶体管。
84.两个pmos晶体管20和22的源极端子经由电源电压输入端10耦合到正电压电源轨v
dda 8。pmos晶体管20中的一个的栅极端子耦合到另一个pmos晶体管22的栅极端子。第一pmos晶体管20是二极管连接的，因此其栅极端子耦合到其漏极端子。第一pmos晶体管20的漏极端子耦合到nmos晶体管28中的一个的漏极端子，并且第二pmos晶体管22的漏极端子耦合到第一节点34处的第三pmos晶体管24的源极端子。
85.另一个nmos晶体管26的漏极端子耦合到经由电流输入端18产生输入电流i
bias
的电流源16。此第二nmos晶体管26是二极管连接的，因此其栅极端子耦合到其漏极端子。nmos晶体管26的栅极端子耦合到第一nmos晶体管28的栅极端子。第二nmos晶体管26的源极端子耦合到第三nmos晶体管30的漏极端子。第三nmos晶体管30是二极管连接的，因此其栅极端子耦合到其漏极端子。第三nmos晶体管30的源极端子耦合到接地轨v
ss 14。第三nmos晶体管30的栅极端子在第二节点36处耦合到第四nmos晶体管32的栅极端子和第三pmos晶体管24的栅极端子。
86.第三pmos晶体管24的漏极端子在第三节点38处耦合到第四nmos晶体管32的漏极端子和第一nmos晶体管28的源极端子。第四nmos晶体管32的源极端子端子耦合到接地轨v
ss 14。
87.逆变放大器部分4耦合到第一节点34、接地轨v
ss 14和正弦输入信号v
in 42。正弦输入信号v
in 42可由任何适当的源(未示出)，例如晶体振荡器、电阻-电容(rc)振荡器、电感-电容(lc)振荡器等生成。逆变放大器部分包括两个pmos晶体管44和46、两个nmos晶体管48和50、电阻器52和电容器54。
88.pmos晶体管44中的一个的源极端子耦合到第一节点34。pmos晶体管44的栅极端子是二极管连接的，因此其栅极端子耦合到其漏极端子。nmos晶体管48中的一个是二极管连接的，因此其栅极端子耦合到其漏极端子。第一pmos晶体管44的栅极和漏极端子耦合到第一nmos晶体管48的栅极和漏极端子。第一nmos晶体管48的源极端子耦合到接地轨v
ss 14。
89.第二pmos晶体管46的源极端子也耦合到节点34。第二pmos晶体管46的栅极端子耦合到第二nmos晶体管50的栅极端子。第二pmos晶体管46的漏极端子耦合到第四节点56处的第二nmos晶体管50的漏极端子。第二nmos晶体管50的源极端子耦合到接地轨v
ss 14。第二pmos晶体管46和第二nmos晶体管50的栅极端子经由电阻器52耦合到第一pmos晶体管44和第一nmos晶体管48的栅极和漏极端子。第二pmos晶体管46和第二nmos晶体管50的栅极端子也经由电容器54耦合到正弦输入信号v
in 42。
90.电平移位器部分6耦合到第二正电压电源轨v
ddd 60、接地轨v
ss 14和第四节点56。电平移位器部分6输出方波时钟信号ck
out 64，该方波时钟信号可耦合到例如出于定时目的而需要方波时钟信号的另外的组件(未示出)。电平移位器部分6包括三个pmos晶体管66、70和72，以及三个nmos晶体管68、74和76。
91.第一pmos晶体管66的源极端子耦合到第一节点34。第一pmos晶体管66的栅极端子耦合到第一nmos晶体管68的栅极端子和第四节点56。pmos晶体管66的漏极端子耦合到第一nmos晶体管68的漏极端子。第一nmos晶体管68的源极端子耦合到接地轨v
ss 14。
92.第二pmos晶体管70和第三pmos晶体管72的源极端子耦合到正电压电源轨v
ddd 60。第二pmos晶体管70和第三pmos晶体管72是交叉耦合的，因此第二pmos晶体管70的栅极端子耦合到第三pmos晶体管72的漏极端子，并且第三pmos晶体管72的栅极端子耦合到第二pmos晶体管70的漏极端子。第二pmos晶体管70的漏极端子耦合到第二nmos晶体管74的漏极端子，并且耦合到时钟信号输出端64。第二nmos晶体管74的栅极端子耦合到第一pmos晶体管66和第一nmos晶体管68的漏极端子。第二nmos晶体管74的源极端子耦合到接地轨v
ss 14。第三pmos晶体管72的漏极端子耦合到第三nmos晶体管76的漏极端子。第三nmos晶体管76的栅极端子耦合到第四节点56。第三nmos晶体管76的源极端子耦合到接地轨v
ss 14。
93.偏置电路部分2的第一pmos晶体管20和第二pmos晶体管22按如下每个晶体管所示的分别为1:5的倍增因子(m因子)比进行匹配，从而一起形成第一匹配晶体管组78。偏置电路部分2的第三pmos晶体管24、逆变放大器部分44、46的第一和第二pmos晶体管以及电平移位器6的第一pmost晶体管66也按如下每个晶体管所示的分别为2:1:2:≈0.1m因子比进行匹配，从而一起形成第二匹配晶体管组80。对应的nmos晶体管30、32、48、50和68也按分别为2:3:1:2:≈0.1的m因子比进行匹配，从而一起形成第三匹配晶体管组82。
94.在此示例中，逆变放大器4的第二pmos晶体管46充当第一负载晶体管，并且逆变放大器4的第二nmos晶体管50充当第二负载晶体管。偏置电路部分2的第二pmos晶体管24充当第一复制晶体管，偏置电路部分2的第三nmos晶体管30充当第二复制晶体管，因此第一节点34是连接第一复制晶体管和第一负载晶体管的节点。逆变放大器4的第二pmos晶体管46和第二nmos晶体管50一起充当在偏置电路部分2中复制的负载电路部分的电流支路(即负载电路部分的复制电流支路)。
95.现在将更详细地描述正弦至方波缓冲器1的操作。偏置电路部分2通过调节第一节点34处的电压v
reg
以等于i
bias
的偏置电流偏置逆变放大器的第二pmos晶体管46和第二nmos
晶体管50。由偏置电路部分2提供的第一节点34处的电压v
reg
向逆变放大器部分4提供干净的电压电源，从而将其与潜在的噪声正电压电源轨v
dda 10隔离。逆变放大器典型地具有较差的电源抑制比(psrr)。这意味着逆变放大器的输出电压中的噪声电平高度依赖于向其提供的电源电压中的噪声电平。因此，向逆变放大器部分4提供干净的电压电源以便使其输出低噪声电压信号是重要的。向逆变放大器部分4提供受控偏置电流以便在pvt变化中实现一致的性能也是重要的。
96.现在将详细描述偏置电路部分2提供第一节点34处的低噪声电压电源v
reg
以及向逆变放大器部分4的晶体管46和50提供等于i
bias
的受控偏置电流的方式。偏置电路部分2的第三pmos和nmos晶体管24和30复制逆变放大器部分4的第二pmos和nmos晶体管46和50，并且偏置电路部分2的晶体管第一pmos晶体管20和第二pmos晶体管22及第二nmos晶体管28充当反馈回路以控制第一节点34处的电压v
reg
，使得偏置电路2的第二pmos晶体管24传导等于i
bias
的电流。此反馈回路还通过抵消由于正电压电源轨v
dda 10的变化而生成的第一节点34处的电压v
reg
的变化而起到电压调节器的作用。
97.电流i
bias
流经偏置电路2的二极管连接的第二nmos晶体管26和第三nmos晶体管30。分别在偏置电路2的第三nmos晶体管30和第四nmos晶体管32之间的2:3m因子比从而使得等于1.5
×ibias
的电流流经晶体管32，该电流从电压等于vd的第二节点38处汲取。
98.偏置电路2的第三pmos晶体管24和逆变放大器4的第二pmos晶体管46如前所述匹配并具有2:2的m因子比，因此具有相等的栅极-源极电压(v
gs
)。下文将参考逆变放大器部分4的操作另外详细地描述这种相等的栅极-源极电压(v
gs
)的原因。
99.因此可看出，通过逆变放大器的第二pmos晶体管46的电流等于等于通过偏置电路2的第三pmos晶体管24的电流，该电流可称为i
x
。然而，由于偏置电路的第三pmos晶体管24和逆变放大器的第一pmos晶体管44之间的m因子比为2:1，流经后一个晶体管44的电流等于((1/2)i
x
＝0.5i
x
。通过电平移位器6的第一pmos晶体管66的电流可忽略不计，因为偏置电路的第三pmos晶体管24和晶体管66之间的m因子比为2:≈0.1。由于偏置电路的第二pmos晶体管22向晶体管24、44、46和66中的每一个供应电流，通过偏置电路的第二pmos晶体管22的电流等于(1+0.5+1)i
x
＝2.5i
x
，从而忽略通过电平移位器晶体管66的可忽略不计的电流。
100.由于偏置电路的第一和第二pmos晶体管20和22具有1:5的m因子比，因此通过第一pmos晶体管20的电流等于(2.5/5)i
x
＝0.5i
x
。通过第一nmos晶体管28的电流因此也等于0.5i
x
。进入第三节点38(电压等于vd时)的总电流等于通过第二pmos晶体管24和第一nmos晶体管28的电流之和，并且离开第三节点38的总电流等于通过晶体管32的电流。进入节点38的总电流因此等于(1+0.5)i
x
＝1.5i
x
，并且离开第三节点38的总电流等于1.5i
bias
。由于进入节点的总电流必须等于离开节点的总电流，因此得出1.5i
x
＝1.5i
bias
的结果，因此i
x
＝i
bias
。因此，通过偏置电路的第三pmos晶体管24的电流以及因此提供给逆变放大器部分4的第二pmos晶体管46的偏置电流等于i
bias
。
101.偏置电路的第一nmos晶体管28和第二nmos晶体管26之间的m因子比不直接影响由偏置电路部分2提供给逆变放大器部分4的偏置电流，而是设置第三节点38处的电压vd。然而，在此示例中，这些晶体管26和28之间的m因子比被设置为2:1。这使得第三节点38处的电压vd等于第二节点36处的电压vg，压vg又等于逆变放大器部分4的中点输出电压。
102.偏置电路部分2在第一节点34(在该处电压等于v
reg
)处的输出阻抗并不像在理想
电压调节器中那样可忽略不计，而是大约等于1/(g
m24
(1+k))，其中k等于偏置电路的第一pmos晶体管20和第二pmos晶体管22之间的m因子比，并且g
m24
等于第三pmos晶体管24的电导。结果，为了使偏置电路部分2最有用，必须知道并控制负载电流。在图1所示的正弦至方波缓冲器1实施方式中就是这种情况，因为偏置电路部分2的晶体管20、22、24、26、28、30和32的m因子已经特别适应通过逆变放大器部分4的晶体管44和46的负载电流。偏置电路部分2因此主要提供具有有限负载调节的线路调节，以及向逆变放大器部分4提供偏置电流。
103.为了使偏置电路部分2适当地适应不同的逆变放大器负载，必须知道dc负载电流,并且其变化必须保持在取决于设计尺寸的特定范围内。在逆变放大器部分4中提供的任何额外/更少负载电流将导致电流分别从第三pmos晶体管24获取/提供给第三pmos晶体管24，因此负载电流的改变将改变偏置电路2的偏置点。此外，1/(g
m24
(1+k))的不可忽略不计的输出阻抗导致负载电流的变化，从而改变了第一节点34处的电压v
reg
。然而，偏置电路部分2可通过改变由电流源16提供的输入电流i
bias
或通过改变晶体管20和22之间的m因子比来适应新的负载(具有已知的dc负载电流)。
104.与偏置电路部分2可能适用的其它应用(例如同相放大器、缓冲放大器等)相比，逆变放大器特别容易受到偏置电压变化的影响。为了使偏置电路部分2适应不同的应用(即逆变放大器除外)，只需选择在电流源输入端16处提供的输入电流i
bias
以及偏置电路的第一pmos晶体管20和第二pmos晶体管22之间的m因子比，使得电压在第一节点34处生成的v
reg
适用于所选应用，并且偏置电路部分2为所选应用的负载电流范围提供合适的电流。
105.现在将更详细地描述逆变放大器部分4的操作。逆变放大器部分4在第二pmos和nmos晶体管46和50的栅极端子处接收正弦输入信号v
in 42。电容器54通过滤除不需要的dc分量来提供逆变放大器部分4和信号输入42之间的ac耦合。二极管连接的第一pmos nmos晶体管44和nmos晶体管48经由电阻器52向第二晶体管46和50的栅极端子提供等于第二节点36处的电压vg的dc偏置电压。理想情况下，第二节点36处的电压vg将直接耦合到电阻器52，从而使得提供给由第二晶体管46和50形成的逆变放大器的dc偏置电压恰好等于vg，从而使得晶体管24和46的栅源电压相等。然而，这类布置会导致正弦输入信号v
in
传播到偏置电路部分2中，从而干扰操作。相反，二极管连接的第一晶体管44和48(以负反馈配置布置为逆变器)复制偏置电路部分的第三pmos晶体管24和第三nmos晶体管30，以便在它们的漏极端子之间生成等于第二节点36处的电压vg的电压。这意味着经由电阻器52提供给第二晶体管46和50的栅极端子的dc偏置电压等于第二节点36处的电压vg，但是通过电阻器52传播回来的任何正弦输入信号v
in
不干扰偏置电路2的操作。因此，偏置电路2的第三pmos晶体管24和逆变放大器4的第二pmos晶体管46的栅极-源极电压(v
gs
)相等。
106.由于dc偏置电压和ac耦合的正弦输入信号42的叠加，第二晶体管46和50的栅极端子处的电压因此围绕由第一晶体管44和48提供的dc偏置电压振荡。pmos晶体管46和nmos晶体管50的栅极端子处的振荡电压使这些晶体管交替地导通和关断，从而在第一节点34处的电压v
reg
和接地轨14处的电压v
ss
之间交替地驱动第四节点56处的电压
vamp
。当第二晶体管46和50的栅极端子处的电压高于dc偏置电压时，nmos晶体管50导通且第四节点56处的电压v
amp
被驱动到接地(v
ss
)。当第二晶体管46和50的栅极端子处的电压低于dc偏置电压时，pmos晶体管46导通且第四节点56处的电压v
amp
被驱动到第一节点34处的v
reg
。当第二晶体管46和50的栅极端子的电压接近中点(即dc偏置电压)时，晶体管46和50起到高增益逆变放大器的
作用。结果，第四节点56处的电压v
amp
是在第一节点34处的接地(v
ss
)和v
reg
之间振荡的方波，其频率与正弦输入信号v
in 42相同，但相位差为180
°
(即反向)。
107.逆变放大器部分4以开环方式运行(即在第四节点56和第二晶体管46和50的栅极端子之间不提供反馈)。这确保逆变放大器部分4在节点56处以最大增益将正弦输入信号v
in 42转换为方波电压信号v
amp
。
108.现在将更详细地描述电平移位器部分6的操作。如上所述，第四节点56处的方波信号v
amp
的振幅由第一节点34处的内部电压v
reg
设置，因此需要进行电平转换以匹配已知的系统电压域，以便有用。电平移位器部分6通过将第四节点56处的方波信号v
amp
移位至由第二正电压电源轨60提供的已知系统电压电平
vddd
来执行此功能。第二电源轨60处的电压
vddd
可为任何合适的已知系统电压，包含但不限于1.8v、3.3v、5v等。
109.第四节点56处的方波信号v
amp
被馈送到电平移位器6的第三nmos晶体管76的栅极端子。它还被馈送到第一pmos和nmos晶体管66和68的栅极端子。这些晶体管66和68以与逆变放大器部分4的第二晶体管46和50相同的方式充当逆变器，因此在第四节点56处将方波信号v
amp
逆变。然后将逆变信号馈送到第二nmos晶体管74的栅极端子。当第四节点56处的方波信号v
amp
处于v
reg
(即高(high))时，第三nmos晶体管76导通，并且第二nmos晶体管74(其被馈送信号v
amp
的逆变版本)为关断。相反地，当信号v
amp
为接地(v
ss
)(即低(low))时，第三nmos晶体管76被关断，而第二nmos晶体管74被导通。当这种情况发生时，由电平移位器部分6输出的ck
out
信号64被驱动到地(v
ss
)。这使得交叉耦合的第二pmos晶体管72导通，使得第二pmos晶体管72的漏极端子处的电压被驱动到第二正电压电源轨58处的电压v
ddd
，从而使得另一交叉耦合的第一pmos晶体管70关断。
110.当第三nmos晶体管76导通时(即当信号v
amp
为高时，第二nmos晶体管74关断)，第二pmos晶体管72的漏极端子电压被驱动到接地(v
ss
)。这使得交叉耦合的第一pmos晶体管70导通，从而将ck
out
信号64驱动到v
ddd
。因此，由电平移位器部分6输出的信号ck
out 64是与第四节点56处的方波信号v
amp
具有相同的特性(例如，频率、相位等)但电平从内部电压v
reg
移位到更有用的已知系统电压v
ddd 60的方波信号。
111.本领域技术人员可理解，本发明已经通过描述一个或多个具体实施例来说明，但不限于这些实施例；在所附权利要求的范围内，许多变化和修改均是可能的。