LDO电路的制作方法

ldo电路
技术领域
1.本发明涉及集成电路领域，更具体地涉及一种ldo电路。


背景技术：

2.ldo(low dropout regulator，简称ldo)是一种低压差线性稳压器，其在电源设计中用途十分广泛。ldo能够产生经过调节的输出电压为芯片提供电源，并可广泛应用于系统级芯片(system-on-a-chip，简称soc)中。相较于dc-dc稳压器，ldo具有噪声小，芯片尺寸小，外围器件少且设计简单等优点，也存在输入输出电压压差大时效率低且发热量大，只能降压使用等缺点。
3.ldo的关键参数有压差、静态电流、效率、电源抑制比(power supply rejection ratio，简称psrr)、环路增益等指标，其中psrr可以用来衡量ldo对不同频率的输入电源纹波的抑制能力，它可以反映ldo不受噪声和电压波动，且保持输出电压稳定的能力，该指标可以直观的体现ldo性能的优劣。
4.现有ldo电路图如图1所示，整个电路由差分输入级晶体管q1、q2，电流镜电路q3、q4，功率管q5，尾电流源iss1、iss2，密勒电容c1、补偿电阻r1、反馈回路的分压电阻r2、r3以及负载电容c2构成。输入电压与反馈电压fb2分别接在差分放大器的反向端和正向端，误差放大器采用差分输入的主要优势在于对环境噪声具有更强的抗干扰能力，同时电流镜电路为晶体管提供了不受工艺和温度影响的精确电流；尾电流源iss1和iss2分别为差分放大器和反馈回路提供固定的尾电流，在差分放大器输入端可以产生独立于输入共模信号vin的电流id1+id2(id1与id2分别是晶体管q1、q2源极的电流)，在共模输入时差分对管的工作电流id1＝id2＝iss1/2，并保持恒定，同时输出共模电平也保持恒定，这就解决了差分对管在共模输入时的工作电流变化引起的非线性及输出信号失真等问题；分压电阻r2、r3对输出电压进行分压后反馈至差分放大器的正向输入端；输入电压vin和反馈电压fb2的误差量通过驱动功率管q5输出，调整输出电压，以达到稳定的输出电压；密勒电容c1和补偿电阻r1可以保持电路的稳定性；负载电容c2可以保证ldo电路输出电压的稳定性和良好的瞬态响应，还可以具有去耦和滤波功能。
5.但是上述的ldo电路的电源抑制比其会随着频率、温度、静态电流、输出电压、环路增益等参数而波动，上述ldo电路的电源抑制比(psrr)曲线图如图3所示；而且上述ldo电路环路增益较小也是导致电源抑制比指标不够的原因之一；上述ldo电路的环路增益曲线图如图2所示。
6.因此，有必要提供一种提高电源抑制比的ldo电路来克服上述缺陷。


技术实现要素：

7.本发明的目的是提供一种ldo电路，本发明的ldo电路不仅提高了电路的环路增益，而且大大提高了电路的电源抑制比，进一步提高了整个ldo电路的工作性能，保证了其工作效率。
8.为实现上述目的，本发明提供了一种ldo电路，包括运算放大器与电源抑制比子电路，所述运算放大器将输入的电压信号进行放大，所述电源抑制比子电路对所述运算放大器输出信号进行处理，以提高所述ldo电路的电源抑制比；其中，所述电源抑制比子电路包括叠加功率管模块与反馈回路模块，所述叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，所述反馈回路模块用以为所述运算放大器的输入端提供稳定的电压；所述叠加功率管模块包括第十一晶体管与第十二晶体管，所述第十一晶体管的源极与外部电源连接，其栅极与所述运算放大器连接，所述第十一晶体管的漏极与第十二晶体管的源极连接，其漏极与所述反馈回路模块连接，外部一偏置电压输入所述第十二晶体管的栅极。
9.较佳地，所述反馈回路模块包括第二电阻、第三电阻、第四电阻、第五电阻、第十三晶体管及第十四晶体管；所述第二电阻一端与所述第十二晶体管的漏极连接，另一端与所述运算放大器的输出端连接，所述第三电阻一端与第二电阻的一端连接，另一端与所述第四电阻的一端连接，所述第四电阻的另一端与所述第五电阻的一端共同连接连接并输出反馈电压至撰所述运算放大器，所述第五电阻的另一端与所述第十三晶体管的漏极、第十四晶体管的源极共同连接，所述第十三晶体管的源极、第十四晶体管的栅极、漏极均接地，外部一偏置电压输入所述第十三晶体管的栅极。
10.较佳地，所述第十一晶体管与第十二晶体管均为p型场效应管。
11.较佳地，所述第十三晶体管与第十四晶体管均为n型场效应管。
12.较佳地，所述电源抑制比子电路还包括第一电容，所述第一电容一端与所述运算放大器连接，另一端与所述第二电阻的另一端连接。
13.较佳地，所述ldo电路还包括第二电容，所述第二电容一端与所述第十二晶体管的漏极连接，另一端接地。
14.与现有技术相比，本发明的ldo电路由于所述电源抑制比子电路包括叠加功率管模块与反馈回路模块，所述叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，所述反馈回路模块用以为所述运算放大器的输入端提供稳定的电压；另外，所述叠加功率管模块使得不管外部偏置电压是高电平还是电电平，均能使至少一个功率管工作于饱和状态，从而使得整个电路具有良好的电源抑制比。
15.通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。
附图说明
16.图1为现有技术的ldo电路的电路结构示意图。
17.图2为图1所示ldo电路的环路增益曲线图。
18.图3为图1所示ldo电路的psrr曲线图。
19.图4为本发明的ldo电路的电路结构示意图。
20.图5为图4所示ldo电路的环路增益曲线图。
21.图6为图4所示ldo电路的psrr曲线图。
具体实施方式
22.现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如
上所述，本发明提供了一种ldo电路，本发明的ldo电路不仅提高了电路的环路增益，而且大大提高了电路的电源抑制比，进一步提高了整个ldo电路的工作性能，保证了其工作效率。
23.请参考图3，图3为本发明的ldo电路的电路结构示意图。如图3所示，本发明的ldo电路，包括运算放大器与电源抑制比子电路，所述运算放大器将输入的电压信号并进行放大，所述电源抑制比子电路形成负反馈系统对所述运算放大器输出信号进行输出，以保持所述运算放大器输出的稳定，并提高所述ldo电路的电源抑制比。其中，所述电源抑制比子电路包括叠加功率管模块与反馈回路模块，所述叠加功率管模块使电源纹波产生分流，以减少电源纹波的输出，所述反馈回路模块用以为所述运算放大器的输入端提供稳定的电压；所述叠加功率管模块包括第十一晶体管q11与第十二晶体管q12，所述第十一晶体管q11的源极与外部电源vdd连接，其栅极与所述运算放大器连接，所述第十一晶体管q11的漏极与第十二晶体管q12的源极连接，其漏极与所述反馈回路模块连接，外部一偏置电压l18输入所述第十二晶体管q12的栅极。在所述叠加功率管模块中，当运算放大器的晶体管q9的偏置电压ly是高电平时，整个运算放大器都工作于饱和状态，此时第十一晶体管q11工作于饱和状态，第十二晶体管q12工作于线性状态，同时，通过仿真可知，此时整个ldo电路psrr指标良好，输出电压2.8v；当运算放大器的晶体管q9的偏置电压ly接近于0时，整个运算放大器工作于亚阈值状态，此时第十一晶体管q11、第十二晶体管q12均工作于饱和状态，psrr指标良好。优选地，所述反馈回路模块包括第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第十三晶体管q13及第十四晶体管q14，以为运算放大器的输入端提供电压；所述第二电阻r2一端与所述第十二晶体管q12的漏极连接，另一端与所述运算放大器的输出端连接，所述第三电阻r3一端与第二电阻r2的一端连接，另一端与所述第四电阻r4的一端连接，所述第四电阻r4的另一端与所述第五电阻r5的一端共同连接连接并输出反馈电压至所述运算放大器，所述第五电阻r5的另一端与所述第十三晶体管q13的漏极、第十四晶体管q14的源极共同连接，所述第十三晶体管q13的源极、第十四晶体管q14的栅极、漏极均接地，外部一偏置电压ly输入所述第十三晶体管q13的栅极。在本发明中，所述反馈回路模块输出的反馈电压fb2是输出电压vout经过第三电阻r3与第四电阻r4分压而得到的，反馈电压fb2与参考电压ly16分别接在运算放大器的正向与反向端，并将两个电压之间的压差输出，这个压差会经过叠加功率管模块，驱动着该模块输出信号，当输出电压vout变化时，反馈电压fb2也会变化，从而改变压差，并经过叠加功率管模块后改变输出电压，形成负反馈系统，以使输出电压更加稳定。众所周知地，差分放大器总是试图使差分输入端的电压保持一致，以保持输出电压的稳定，本发明的反馈回路模块上的电流源根据偏置电压的不同，以提供不同的反馈电流。若运算放大器的晶体管q9的偏置电压ly接近于0时，整个运算放大器工作于亚阈值状态，此时静态电流更低，由于作为密勒电容第一电容c1与作为补偿电阻的第二电阻r2的作用，ldo电路可以保证psrr指标不会变差的同时改善了电路的频响特性，同时静态电流很小，显著的降低了ldo电路的整体功耗。
24.作为本发明的优选实施方式，所述第十一晶体管q11与第十二晶体管q12均为p型场效应管。通常，假设ldo电路中第十一晶体管q11与第十二晶体管q12过相同的电流，管子饱和并接近线性区，此时n型mos管的效率vn＝(vin-vdsat-vgs)/vin，pmos管的效率vp＝(vin-vdsat)/vin，因此功率管选用pmos管可以进一步提升效率，并且这种结构通过叠加功率管的方式使得电源纹波产生分流，造成电源纹波的输出减少，提升了电路对电源纹波的
抑制能力，改善电路psrr指标，另外，在一般结构中，psrr可以粗略地表示为环路增益的倒数，所以可以通过增大环路增益来提高电路全频段的psrr，本发明的运算放大器采用三级共源共栅结构，环路增益较高(具体本发明的环路增益曲线如图4所示)，因此也会改善电路的psrr指标。可理解地，当两个晶体管上流过相同的电流时，相应地，p型场效应管的效率更高，因此在本发明中，作为功率管的第十一晶体管q11与第十二晶体管q12选用pmos管可以进一步提升效率，并且这种结构通过叠加功率管的方式使得电源纹波产生分流，造成电源纹波的输出减少，提升了电路对电源纹波的抑制能力，改善电路psrr指标。
25.所述电源抑制比子电路还包括第一电容c1，所述第一电容c1一端与所述运算放大器连接，另一端与所述第二电阻r2的另一端连接，在本发明中，所述第一电容c1作为密勒电容，以改善整个电路的频响特性。
26.再有，本发明的ldo电话还包括第二电容c2，所述第二电容c2一端与所述第十二晶体管q12的漏极连接，另一端接地；在本发明中，所述第二电容c2作为负载电容，当负载电流发生剧烈变化时，负载电容可以充当一个临时电源的作用，保护输出电压的变化幅度不会太大。
27.请再对比参考图5与图2，现有ldo电路与本发明的ldo电路方案对比：现有ldo电路，环路增益约为59db，环路增益相对较小；而本发明的ldo电路方案，环路增益约为85db，相较于现有ldo电路环路增益有明显的提升，能满足更多需求，使所述ldo电路使用范围更为广泛。另外，请再对比参考图6与图3，现有ldo电路与本发明的ldo电路方案对比：现有ldo电路，psrr约为-128db，对电源纹波抑制能力相对较小；本发明的ldo电路方案电路，psrr约为-183db，相较于现有ldo电路电源纹波抑制能力提升明显，能满足更多对ldo电路的需求。
28.以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。