带隙基准电路、基极电流补偿方法及芯片与流程

1.本发明是关于集成电路领域，特别是关于一种带隙基准电路、基极电流补偿方法及芯片。


背景技术：

2.为了得到较小的噪声，采用如图1所示的基准电路，但是由于第一三极管q1和第二三极管q2的β值有限，那么第一三极管q1和第二三极管q2的基极电流不相同，导致不能实现一阶的ptat电流和没有办法使用温漂一点校准方法。
3.具体分析如下：在放大器op反馈作用下，a点和b点电压相等，va＝vb，流过第三电阻r3和第二电阻r2的电流相等i
r3
＝i
r2
＝i，第二三极管q2的基极电流ib2＝i/β，第一三极管q1的基极电流第一三极管q1和第二三极管q2的β值相等，那么第一电阻r1上的电压为：n为第二三极管q2的数量。
4.由于在不同温度和不同的corner(工艺角)下，β值是随温度和corner变化的，带来的问题是：在中的β随温度变化时，该公式则变为：第一电阻r1上的电流对i
r1
求温度t的一阶导数，该值不是常数，那么第一电阻r1上的电流i
r1
不能实现一阶的ptat电流。另外三极管在不同corner下，β值大小是不同的，导致没有办法使用温漂一点校准方法。
5.公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。


技术实现要素：

6.本发明的目的在于提供一种带隙基准电路、基极电流补偿方法及芯片，其能够使得第一电阻上的电流为一阶的ptat电流且可以使用温漂一点校准方法。
7.为实现上述目的，本发明的实施例提供了一种带隙基准电路，包括：带隙集电极单元以及补偿单元。
8.带隙集电极单元包括第一三极管和n个第二三极管，n个所述第二三极管的基极与第一三极管的基极连接，所述第一三极管的基极和集电极相连，n个所述第二三极管的发射极与第一电阻的第一端相连，所述第一电阻的第二端与地相连，所述第一三极管的发射极与地相连，n≥1。
9.所述补偿单元包括：电流采样单元和电流复制单元。
10.电流采样单元与第一三极管的基极相连以获得与第一三极管的基极电流成比例
的采样电流；电流复制单元与电流采样单元相连以接收采样电流，所述电流复制单元同时与第一三极管的基极相连以输出与采样电流成比例的补偿电流。
11.在本发明的一个或多个实施例中，所述电流采样单元包括第三三极管和第四三极管，所述第三三极管的基极与第一三极管的基极相连，所述第三三极管的发射极与地相连，所述第四三极管的发射极与第三三极管的集电极相连，所述第四三极管的基极与电流复制单元相连，所述第四三极管的集电极与电源电压相连。
12.在本发明的一个或多个实施例中，所述电流复制单元包括第一mos管和第二mos管，所述第一mos管和第二mos管的源极与电源电压相连，所述第一mos管和第二mos管的栅极相连，所述第一mos管的栅极和漏极与电流采样单元相连，所述第二mos管的漏极与第一三极管的基极相连。
13.在本发明的一个或多个实施例中，所述第二mos管的宽长比是第一mos管的宽长比的2+n倍，n为基极与第一三极管的基极相连以获得基极电流与第一三极管的基极电流相等的三极管的数量。
14.在本发明的一个或多个实施例中，所述带隙基准电路还包括钳位单元和偏置单元，所述钳位单元与n个第二三极管的集电极以及第一三极管的集电极相连以钳位各集电极端的电压，所述偏置单元与n个第二三极管的集电极以及第一三极管的集电极相连并配合钳位单元给n个所述第二三极管的集电极与第一三极管的集电极提供偏置电流，其中，n个所述第二三极管的集电极电流之和与第一三极管的集电极电流相同。
15.在本发明的一个或多个实施例中，所述钳位单元包括放大器，所述放大器的第一输入端和第二输入端分别与n个第二三极管的集电极以及第一三极管的集电极相连，所述放大器的输出端与钳位单元相连。
16.在本发明的一个或多个实施例中，所述偏置单元包括第三电阻和第二电阻，所述第三电阻的第一端和第二电阻的第一端相连且为基准电压的输出端，所述第三电阻的第二端和第二电阻的第二端分别与n个第二三极管的集电极以及第一三极管的集电极相连。
17.在本发明的一个或多个实施例中，所述偏置单元还包括第四电阻，所述第四电阻的第一端为基准电压的输出端，所述第四电阻的第二端与第三电阻和第二电阻的第一端相连。
18.在本发明的一个或多个实施例中，所述带隙基准电路还包括第三mos管，所述第三mos管的源极与电源电压相连，所述第三mos管的栅极与钳位单元相连，所述第三mos管的漏极与偏置单元相连。
19.本发明还公开了一种带隙基准电路的基极电流补偿方法，所述带隙基准电路包括带隙集电极单元，所述带隙集电极单元包括：
20.第一三极管和n个第二三极管，n个所述第二三极管的基极与第一三极管的基极连接，n个所述第二三极管的发射极与第一电阻的第一端相连，所述第一电阻的第二端与地相连，所述第一三极管的发射极与地相连，所述第一三极管的基极和集电极相连；
21.所述基极电流补偿方法包括：
22.获得与第一三极管的基极电流成比例的采样电流；
23.接收采样电流并输出与采样电流成比例的补偿电流；
24.通过补偿电流对第一三极管和n个第二三极管的基极电流进行补偿。
25.在本发明的一个或多个实施例中，通过所述补偿电流对第一三极管和n个第二三极管的基极电流进行补偿后的第一三极管的基极电流ib1与n个第二三极管的基极电流之和ib2之间的关系为：β为三极管交流电流放大系数。
26.本发明还公开了一种芯片，包括所述的带隙基准电路。
27.与现有技术相比，根据本发明的带隙基准电路、基极电流补偿方法及芯片，通过电流采样单元先获得与第一三极管的基极电流成比例的采样电流，再通过电流复制单元输出与采样电流成比例的补偿电流以对第一三极管的基极电流和n个第二三极管的基极电流进行补偿，将第一三极管的基极电流和n个第二三极管的基极电流不相等的因素补偿掉，使得第一电阻上的电流成为一阶的ptat电流，且在不同corner(工艺角)下，即使β值大小不同，也可以使用温漂一点校准方法。通过电路优化，高效率实现高性能，低噪声的架构的基础上实现低温漂。
附图说明
28.图1是现有技术的电路原理图。
29.图2是根据本发明一实施例的带隙基准电路的电路原理图。
30.图3是根据本发明一实施例的基极电流补偿方法的流程图。
具体实施方式
31.下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。
32.除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
33.应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件，或与另一元件“相连”，或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
34.下面结合附图和实施例对本发明进一步说明。
35.如图2所示，一种带隙基准电路，包括：带隙集电极单元10、钳位单元20、偏置单元30、第三mos管m3和补偿单元40。
36.其中，带隙集电极单元10包括第一电阻r1、第一三极管q1和n个第二三极管q2，n≥1。n个第二三极管q2的基极均相连，n个第二三极管q2的发射极均相连，n个第二三极管q2的集电极均相连。
37.钳位单元20与n个第二三极管q2的集电极以及第一三极管q1的集电极相连以钳位各集电极端的电压。偏置单元30与n个第二三极管q2的集电极以及第一三极管q1的集电极相连并配合钳位单元20给n个第二三极管q2的集电极与第一三极管q1的集电极提供偏置电
流i，其中，n个第二三极管q2的集电极电流之和与第一三极管q1的集电极电流相同。
38.n个第二三极管q2的基极与第一三极管q1的基极连接，n个第二三极管q2的发射极与第一电阻r1的第一端相连，第一电阻r1的第二端与地gnd相连。第一三极管q1的发射极与地gnd相连，第一三极管q1的基极和集电极相连。
39.钳位单元20包括放大器op。放大器op的第一输入端与n个第二三极管q2的集电极相连形成b点，放大器op的第二输入端与第一三极管q1的集电极相连形成a点，从而对第二三极管q2的集电极和第一三极管q1的集电极进行钳位。放大器op的第一输入端为正输入端，放大器op的第二输入端为负输入端，在其他实施例中，放大器op的第一输入端可以为负输入端，放大器op的第二输入端可以为正输入端。
40.偏置单元30包括第三电阻r3和第二电阻r2。第三电阻r3的第一端与第二电阻r2的第一端相连且为基准电压vbg的输出端。第三电阻r3的第二端与第一三极管q1的集电极和放大器op的第二输入端相连。第二电阻r2的第二端与n个第二三极管q2的集电极以及放大器op的第一输入端相连。
41.第三mos管m3的源极与电源电压vdd相连，第三mos管m3的栅极与放大器op的输出端相连，第三mos管m3的漏极与第三电阻r3和第二电阻r2的第一端相连。
42.在放大器op作用下，a点和b点电压相等，va＝vb，流过第三电阻r3和第二电阻r2的电流(即偏置电流i)相等，即i
r3
＝i
r2
＝i。
43.在其他实施例中，可以选择去掉第三mos管m3，同时偏置单元30还包括第四电阻r4。第四电阻r4的第一端为基准电压vbg的输出端，第四电阻r4的第二端与第三电阻r3的第一端和第二电阻r2的第一端相连。另外，放大器op的输出端与第四电阻r4的第二端相连。通过增加第四电阻r4可以同时减小第三电阻r3和第二电阻r2的电阻，从而减少占用面积。
44.如图2所示，补偿单元40包括：电流采样单元41和电流复制单元42。
45.电流采样单元41与第一三极管q1的基极相连以采集第一三极管q1的基极电流ib1并获得与第一三极管q1的基极电流ib1成比例的采样电流。
46.电流采样单元41包括第三三极管q3和第四三极管q4。第三三极管q3的基极与第一三极管q1的基极相连，第三三极管q3的发射极与地gnd相连。第四三极管q4的发射极与第三三极管q3的集电极相连，第四三极管q4的基极与电流复制单元42相连，第四三极管q4的集电极与电源电压vdd相连。
47.由上可知，第三三极管q3的基极电流ib3与第一三极管q1的基极电流ib1相等，第三三极管q3的集电极电流为ib3*β。对应的，第四三极管q4的基极电流ib4为第四三极管q4的基极电流ib4即为采样电流。
48.需要注意的是，本实施例中的第一三极管q1、第二三极管q2、第三三极管q3和第四三极管q4的β值相等。且第一三极管q1、第二三极管q2、第三三极管q3和第四三极管q4均为npn型三极管。
49.在其他实施例中，第三三极管q3和第四三极管q4之间可以串联有一个或多个第五三极管q5，第五三极管q5的基极和集电极相连，第五三极管q5的集电极与第四三极管q4的发射极相连，第五三极管q5的发射极与第三三极管q3的集电极相连。
50.如图2所示，电流复制单元42与电流采样单元41相连以接收采样电流，电流复制单
元42同时与第一三极管q1的基极相连以输出与采样电流成比例的补偿电流ic。
51.电流复制单元42包括第一mos管m1和第二mos管m2。第一mos管m1和第二mos管m2的源极与电源电压vdd相连，第一mos管m1和第二mos管m2的栅极相连，第一mos管m1的栅极和漏极与电流采样单元41相连，第二mos管m2的漏极与第一三极管q1的基极相连。在其他实施例中，第一mos管m1和第二mos管m2可以采用pnp型三级管或者npn型三级管替代。
52.在本实施例中，第一mos管m1的栅极和漏极与第四三极管q4的基极相连，从而接收第四三极管q4的基极电流ib4并通过第二mos管m2复制而输出补偿电流ic。
53.在本实施例中，第二mos管m2的宽长比是第一mos管m1的宽长比的2+n倍，其中，n为基极与第一三极管q1的基极相连以获得基极电流与第一三极管q1的基极电流相等的三极管的数量。
54.进一步的，在实际应用中，可能需要增加基极与第一三极管q1的基极相连的三极管来驱动外部电路，所以在补偿时根据基尔霍夫电流定律需要对该三极管的基极电流予以考虑。在本实施例中，n包涵了第三三极管q3的数量，即在一个第三三极管q3的基础上每增加一个基极与第一三极管q1的基极相连的三极管，n的数量就会再增加一个。2+n倍中的数字2表示为第一三极管q1的基极所在的一条支路与n个第二三极管q2的所有基极相连形成的一条总支路之和。另外需要注意的是，如果增加的基极与第一三极管q1的基极相连的三极管也设置有n个且和n个第二三极管q2一样也采用并联的形式，则该n个三极管在n的数量中也只为1。
55.在本实施例中，以没有增加基极与第一三极管q1的基极相连的三极管为例进行说明，n即为1，此时第二mos管m2的宽长比是第一mos管m1的宽长比的3倍，从而可得
56.由图2并根据基尔霍夫电流定律可得：i+ic＝ib1+ic1+ib2+ib3＝ib1(1+β)+ib2+ib3
ꢀꢀꢀꢀ
(2)，其中，ic1为第一三极管q1的集电极电流，ib2为n个第二三极管q2的基极电流之和。
57.将公式(1)带入公式(2)可得：进而可得：再根据n个第二三极管q2的基极电流之和最终可得：β为各三极管的交流电流放大系数。在本实施例中，n个第二三极管q2的基极电流之和ib2表示为每个第二三极管q2的基极电流相加形成的总基极电流。
58.与改进前相比，改进后更接近1。一般npn三极管的β》30，即使在β有温漂的情况下，改进后的电流仍然能够保证ib1≈ib2。在这两个基极电流相等的情况下，对第一电阻r1上的电流求温度t的一阶导数，该值成为一个常数，从而使得第一电阻r1上的电流为一阶的ptat电流。另外，在不同的工艺角下，即使β值产生变化，也能够对带隙基准电路采用温漂一点校准方法。
59.如图3所示，基于上述带隙基准电路，本发明还公开了一种带隙基准电路的基极电
流补偿方法，包括：
60.s1、获得与第一三极管q1的基极电流ib1成比例的采样电流ib4。
61.s2、接收采样电流ib4并输出与采样电流ib4成比例的补偿电流ic。
62.s3、通过补偿电流ic对第一三极管q1的基极电流ib1和n个第二三极管q2的基极电流进行补偿。
63.其中，步骤s2中的采样电流与补偿电流ic的比例为1：2+n，n为基极与第一三极管q1的基极相连以获得基极电流与第一三极管q1的基极电流相等的三极管的数量。在本实施例中，三极管的数量为第三三极管q3的数量(即为1)，2为第一三极管q1的基极所在的支路与n个第二三极管q2的基极相连形成的总支路之和。
64.在步骤s3中，通过补偿电流ic对第一三极管q1的基极电流ib1和n个第二三极管q2的基极电流进行补偿后的第一三极管q1的基极电流ib1与n个第二三极管q2的基极电流之和ib2之间的关系为：
[0065][0066]
本发明还公开了一种芯片，包括上述的带隙基准电路。
[0067]
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。