降低LDO输入输出电压差的电路和低压差线性稳压器的制作方法

降低ldo输入输出电压差的电路和低压差线性稳压器
技术领域
1.本发明属于ldo压差降低技术领域，具体涉及一种降低ldo输入输出电压差的电路和低压差线性稳压器。


背景技术：

2.dropout（输入输出电压差）电压是指随着输入电压减小而输出电压降低到稳定值的约2%时输入电压与输出电压的差值，是ldo（low dropout regulator，低压差线性稳压器）最重要的参数。降低dropout电压有助于降低ldo上的功率损耗，提高转换效率。
3.现有技术中，常见的降低dropout电压的方法是在功率管沟道长度不变的情况下增加沟道宽度，从而降低功率管的导通电阻，进而达到降低dropout电压的目的，然而，功率管面积增大会导致寄生电容增大，从而影响环路稳定性和输出响应速度，且芯片面积的增大会导致成本较高。


技术实现要素：

4.本发明的目的是提供一种降低ldo输入输出电压差的电路和低压差线性稳压器，用以解决现有技术中存在的功率管面积增大会导致寄生电容增大，从而影响环路稳定性和输出响应速度，且芯片面积的增大会导致成本较高的技术问题。
5.为了实现上述目的，本发明采用以下技术方案：一方面提供一种降低ldo输入输出电压差的电路，包括功率输出电路、负载电流采样电路和电压调节电路；所述功率输出电路包括功率管p和负载电阻rl，所述功率管p的栅极用于接收ldo的drv驱动信号，所述功率管p的源极接入电源电压vdd，所述功率管p的漏极分别与负载电阻rl的第一端和所述负载电流采样电路的第一端连接，所述功率管p的衬底分别与所述电压调节电路的第一端和所述负载电流采样电路的第二端连接，所述负载电阻rl的另一端接地；所述负载电流采样电路的第二端还与所述电压调节电路的第一端连接，所述负载电流采样电路的第三端接入电源电压vdd；所述电压调节电路的第二端接入电源电压vdd；其中，所述负载电流采样电路用于采样负载电流，并将采样后的负载电流传输至所述电压调节电路，所述电压调节电路用于生成随负载电流变化的线性压降，以便降低ldo的输入输出电压差。
6.在一种可能的设计中，还包括钳位保护电路，所述钳位保护电路的第一端分别与所述功率管p的衬底、所述负载电流采样电路的第二端以及所述电压调节电路的第一端连接，所述钳位保护电路的第二端接入电源电压vdd；其中，所述钳位保护电路用于对所述功率管p进行漏电保护。
7.在一种可能的设计中，所述负载电流采样电路包括运算放大器、采样管mp1和放大管mp2；
所述运算放大器的同相输入端与所述功率管p的漏极连接，所述运算放大器的反相输入端分别与所述采样管mp1的漏极和放大管mp2的源极连接，所述运算放大器的输出端与所述放大管mp2的栅极连接；所述采样管mp1的栅极用于接收ldo的drv驱动信号，所述采样管mp1的源极接入电源电压vdd，所述采样管mp1的衬底与所述电压调节电路的第一端连接，所述采样管mp1的漏极还与所述放大管mp2的源极连接；所述放大管mp2的衬底接入电源电压vdd，所述放大管mp2的漏极与所述电压调节电路的第一端连接；其中，所述运算放大器与所述放大管mp2构成单位增益负反馈，以使所述采样管mp1的漏极电压与功率管p的漏极电压一致；所述采样管mp1用于采样负载电流，并将采样电流传输至所述电压调节电路。
8.在一种可能的设计中，所述电压调节电路包括调节电阻r1和电流镜，所述调节电阻的第一端接入电源电压vdd，所述调节电阻的第二端分别与所述功率管p的衬底、所述采样管mp1的衬底以及所述电流镜的第一端连接，所述电流镜的第二端与所述放大管mp2的漏极连接；其中，所述电流镜用于将采样电流比例镜像至调节电阻r1，以便调节r1上产生与负载电流呈线性比例函数的压降。
9.在一种可能的设计中，所述电流镜采用双层电流镜。
10.在一种可能的设计中，所述钳位保护电路采用具有低于预设值的反向击穿电压的二极管，所述二极管的第一端分别与功率管p的衬底、所述采样管mp1的第一端、所述调节电阻r1的第二端以及所述电流镜的第一端连接，所述二极管的第二端接入电源电压vdd，所述二极管用于对所述功率管p的衬底电位和源极电位进行钳位保护。
11.另一方面提供一种低压差线性稳压器，包括如第一方面任意一种可能的设计中所述的降低ldo输入输出电压差的电路。
12.本发明相较于现有技术的有益效果是；本发明通过将功率输出电路与负载电流采样电路和电压调节电路连接，通过负载电流采样电路来精准复制负载电流，并将采样得到的负载电流传输至所述电压调节电路，以便电压调节电路生成负载电流的线性压降，即生成功率管的调节电压，从而可以根据负载电流的变化，线性的调整功率管上的电势差，进而降低ldo的输入输出电压差，避免对功率管本身结构进行改进，增加了电路的环路稳定性和输出响应速度，并减小了芯片的成本；通过设置钳位保护电路来对功率管衬底和源端电压进行钳位保护，从而避免了功率管对衬底漏电，提高了电路运行的安全性。
附图说明
13.图1为本技术实施例中的降低ldo输入输出电压差的电路的原理图；图2为本技术实施例中的p型衬底工艺与pmos相关的寄生pnp；图3为本技术实施例中的降低ldo输入输出电压差的电路与现有电路的曲线对比图。
14.其中，1-功率输出电路；2-负载电流采样电路；3-电压调节电路；4-钳位保护电路。
具体实施方式
15.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图和实施例或现有技术的描述对本发明作简单地介绍，显而易见地，下面关于附图结构的描述仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本发明，但并不构成对本发明的限定。
16.实施例为了解决现有技术中的功率管面积增大会导致寄生电容增大，从而影响环路稳定性和输出响应速度，且芯片面积的增大会导致成本较高的技术问题，本技术实施例提供了一种降低ldo输入输出电压差的电路，该电路通过将功率输出电路与负载电流采样电路和电压调节电路连接，通过负载电流采样电路来精准复制负载电流，并将采样得到的负载电流传输至所述电压调节电路，以便电压调节电路生成负载电流的线性压降，即生成功率管的调节电压，从而可以根据负载电流的变化，线性的调整功率管的电势差，进而降低ldo的输入输出电压差，增加了电路的环路稳定性和输出响应速度，并减小了芯片的成本。
17.下面将对本技术实施例提供的降低ldo输入输出电压差的电路进行详细说明。
18.如图1-图3所示，本技术实施例一方面提供一种降低ldo输入输出电压差的电路，包括功率输出电路1、负载电流采样电路2和电压调节电路3；所述功率输出电路1包括功率管p和负载电阻rl，所述功率管p的栅极用于接收ldo的drv驱动信号，所述功率管p的源极接入电源电压vdd，所述功率管p的漏极分别与负载电阻rl的第一端和所述负载电流采样电路2的第一端连接，所述功率管p的衬底分别与所述电压调节电路3的第一端和所述负载电流采样电路2的第二端连接，所述负载电阻rl的另一端接地；所述负载电流采样电路2的第二端还与所述电压调节电路3的第一端连接，所述负载电流采样电路2的第三端接入电源电压vdd；所述电压调节电路3的第二端接入电源电压vdd；其中，所述负载电流采样电路2用于采样负载电流，并将采样后的负载电流传输至所述电压调节电路3，所述电压调节电路3用于生成负载电流的线性压降，以便降低ldo的输入输出电压差。
19.在本实施例中，具体的，ldo输出drv驱动信号，用于控制功率管p为负载电阻rl提供负载电流，并产生输出电压信号，电流复制电路通过采样功率管的电流，即负载电流，并发送至电压调节电路3来产生调节电压，该调节电压是与负载电流呈线性关系的压降，利用调节电压对功率管的阈值电压进行调节，从而可以减小输入输出电压差，进而避免增加功率管尺寸导致电路的环路稳定性和输出响应速度受到影响，并减小了芯片的成本。
20.在一种具体的实施方式中，所述功率管p的输入输出电压差的计算公式如下：（1）
（2）（3）其中，表示负载电流，表示功率管p的导通电阻，表示漏源电压，表示漏极电流，和均表示工艺参数，表示功率管p的长宽比，表示门栅电压，表示阈值电压，表示vsb=0v时的阈值电压，表示p型衬底能级差，表示体效应系数，表示功率管s端和b端的电势差。
21.具体的，通过公式（1）和公式（2）可知，如果要降低ldo的dropout电压，一种方法是增大功率管的宽度（即现有方法），但该方法存在功率管面积增大会导致寄生电容增大，从而影响环路稳定性和输出响应速度，且芯片面积的增大会导致成本较高的技术缺陷；另一种方法则是可以通过增大的值，从而降低功率管导通电阻，进而降低dropout电压。又通过公式（3）可知，当改变功率管的s端与b端之间的电势差时，可以改变功率管的阈值电压，进而改变的值，那么，当vsb》0时，则pmos管的阈值电压绝对值可以变小，从而的值将增大，进而降低功率管导通电阻，最终降低dropout电压。那么，为了降低pmos管的阈值电压，本实施例具体提出了以下方案：在一种具体的实施方式中，所述负载电流采样电路2包括运算放大器、采样管mp1和放大管mp2；所述运算放大器的同相输入端与所述功率管p的漏极连接其电压设为vo，所述运算放大器的反相输入端分别与所述采样管mp1的漏极和放大管mp2的源极连接其电压设为vfb，根据运算放大器具有“虚短”的功能可知，vfb等于vo，所述运算放大器的输出端与所述放大管mp2的栅极连接；所述采样管mp1的栅极用于接收ldo的drv驱动信号，所述采样管mp1的源极接入电源电压vdd，所述采样管mp1的衬底与所述电压调节电路3的第一端连接，所述采样管mp1的漏极还与所述放大管mp2的源极连接；所述放大管mp2的衬底接入电源电压vdd，所述放大管mp2的漏极与所述电压调节电路3的第一端连接；其中，所述运算放大器与所述放大管mp2构成单位增益负反馈，以便所述采样管mp1的漏极电压vfb与功率管p的漏极电压vo相等；所述采样管mp1用于采样负载电流，并将采样电流传输至所述电压调节电路3。
22.其中，需要说明的是，通过将第一运算放大器的同相输入端连接功率管p的漏极，将运算放大器的反相输入端与采样管mp1的漏极以及放大管mp2的源极连接到一起，并将运算放大器的输出端与放大管mp1的栅极连接到一起，从而构成单位增益负反馈，进而保证采样管mp1的漏极电压与第一功率管p的漏极电压一致，使得采样管mp1能够精准采样得到功率管p的电流，保证了电流传输的准确性，以供后续将采样电流通过传输至所述电压调节电路3进行处理。
23.在一种具体的实施方式中，所述电压调节电路3包括调节电阻r1和电流镜，所述调节电阻的第一端接入电源电压vdd，所述调节电阻的第二端分别与所述功率管p的衬底、所述采样管mp1的衬底以及所述电流镜的第一端连接，所述电流镜的第二端与所述放大管mp2的漏极连接；其中，所述电流镜用于将采样电流比例镜像至调节电阻r1，以便调节r1上产生与负载电流呈线性比例函数的压降。优选的，所述电流镜采用双层电流镜。
24.其中，需要说明的是，通过使用双层电流镜，将接收到的采样电流按比例将镜像电流镜像到调节电阻上，并产生调节电压，该调节电压是与负载电流成线性比例函数关系的电压，则在负载电流发生变化时，调节电压也呈现出线性的变化，功率管根据这一线性关系能够实时调节输出电流的大小，以保证输入输出电压差在预设范围内，提高电路性能。
25.在如图2所示，图中示出了常见的psub nwell cmos工艺制程中pmos的做法，即pmos管的s端、b端以及p型衬底端会形成一个纵向的寄生pnp，如果s端到b端的压降过大，超过一个pn结的导通压降约0.7v，则pmos管会对衬底形成漏电，进而可能存在闩锁的风险。因此，在一种具体的实施方式中，本技术实施例中的电路还包括钳位保护电路4，所述的钳位保护电路4，所述钳位保护电路4的第一端分别与所述功率管p的衬底、所述负载电流采样电路2的第二端以及所述电压调节电路3的第一端连接，所述钳位保护电路4的第二端接入电源电压vdd；其中，所述钳位保护电路4用于对所述功率管p进行漏电保护；即本技术实施例在调节电阻r1两端同时加入钳位电路，用于防止功率管的s端和b端压降过大造成衬底漏电。优选的，所述钳位保护电路采用具有低于预设值的反向击穿电压的二极管，所述二极管的第一端分别与功率管p的衬底、所述采样管mp1的第一端、所述调节电阻r1的第二端以及所述电流镜的第一端连接，所述二极管的第二端接入电源电压vdd，所述二极管用于对所述功率管p的衬底电位和源极电位进行钳位保护。
26.如图3所示，图中示出了本技术实施例中的降低ldo输入输出电压差的电路与现有电路的曲线对比图，由图示可知，无论是在轻载还是重载条件下，在输出电流相同时，采用本实施例中的降低ldo输入输出电压差的电路相较于未采用本实施例中电路而言，ldo的输入输出电压差明显降低。
27.基于上述公开内容，本技术实施例通过将功率输出电路1与负载电流采样电路2和电压调节电路3连接，通过负载电流采样电路2来精准采样负载电流，并将采样得到的负载电流传输至所述电压调节电路3，以便电压调节电路3生成负载电流的线性压降，即生成功率管的调节电压，从而可以根据负载电流的变化，线性的调整功率管上的电势差，线性的调整功率管s(源极)与b(功率管衬底)的电位差，从而达到动态减小功率管阈值电压，进而降低ldo的输入输出电压差，避免对功率管本身结构进行改进导致电路的环路稳定性和输出响应速度受到影响，并减小了芯片的成本，提高了转换效率；通过设置钳位保护电路4对功率管衬底与源端电位进行钳位保护，从而避免了功率管对衬底漏电，提高了电路运行的安全性。
28.另一方面提供一种低压差线性稳压器，包括如第一方面任意一种可能的设计中所述的降低ldo输入输出电压差的电路。
29.本实施例另一方面提供的低压差线性稳压器中的降低ldo输入输出电压差的电路的工作过程、工作细节和技术效果，可以参见如上第一方面或第一方面中任意一种可能设计所述的电路，于此不再赘述。
30.最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。