一种低功耗的自偏置二阶补偿带隙基准电路的制作方法

本发明涉及集成电路，具体为一种低功耗的自偏置二阶补偿带隙基准电路。

背景技术：

1、为给集成电路中各模块提供不受环境温度与电源电压影响的基准电压，带隙基准电路被广泛地应用在集成电路的设计中。

2、传统的带隙基准电路如图1所示，其中包括pmos管mp1-1、pmos管mp2-1、运放op1、电阻r1-1、r2-1、r3-1、三极管q1-1、三极管q2-1，其中，运放op1起到钳位作用，可使得三极管q2-1的基极-发射极电压与三极管q1-1的基极-发射极电压之差δvbe落在电阻r1-1上，该项具有正温度系数，而三极管q2-1的基极-发射极电压具有负温度系数，通过调整电阻的阻值将二者加权相加，可获得对温度不敏感的基准电压，但上述传统带隙基准电路使用的是一阶补偿，其温度系数通常较大，其范围通常为20ppm/℃～100ppm/℃，而高精度电路通常要求基准电压的温度系数在20ppm/℃以内，因此需要采取二阶补偿的方式来进一步降低温度系数，其方法是使用额外的电路生成一个非线性电流作为二阶或高阶修正项，然而该方法通常需要较多的器件，实现方法较为复杂，且会引入较多的电流支路，增加了电路功耗，如已公开专利cn 108508952 b，其在传统带隙基准电路的基础上增加了过温保护模块与额外的电流支路，利用高温时过温保护模块中的三极管导通，从而生成非线性电流，实现二阶补偿，但是该技术的不足仍在于，电路引入了较多的三极管，结构仍然较为复杂，非线性电流的生成电路依然占据了较大的芯片面积，同时，由于运放必须有额外的偏置电路，因此增加了电流支路的数目，也就造成了额外的功耗，以及超低功耗的带隙基准因其支路中电流极其微弱，通常为na级别，易受到干扰，在环路异常时还需要具有自启动功能。

3、综上，亟需研发设计一种低功耗二阶补偿带隙基准电路，以实现上述工作要求。

技术实现思路

1、针对上述问题，本发明提供了一种低功耗的自偏置二阶补偿带隙基准电路，其可实现电路的精简与低功耗需求。

2、本发明采用如下技术方案，一种低功耗的自偏置二阶补偿带隙基准电路，其特征在于：包括：基准电压输出模块，用于提供直流偏置，输出基准电压；

3、输出补偿模块，与所述基准电压输出模块连接，用于实现输出基准电压的二阶补偿；

4、两级运放模块，具有密勒补偿，与所述基准电压输出模块连接，用于实现正温度系数电压的钳位及环路补偿；

5、启动模块，与所述两级运放模块连接，用于保证所述带隙基准电路启动正常。

6、进一步地，所述两级运放模块包括第一至第六pmos晶体管mp1～mp6、第一nmos晶体管mn1、第二nmos晶体管mn2、第三nmos晶体管mn3、第一电阻r1、第二电阻r2、第一电容c1、第二电容c2；所述第一pmos晶体管mp1源端与第二pmos晶体管mp2源端、第四pmos晶体管mp4漏端相连，所述第一pmos晶体管mp1漏端分别与第一nmos晶体管mn1漏端、第二nmos晶体管mn2栅端连接；第一nmos晶体管mn1栅端和第二nmos晶体管mn2栅端均与第一nmos晶体管mn1漏端连接，第一nmos晶体管mn1源端和第二nmos晶体管mn2源端均接地gnd；第三nmos晶体管mn3栅端与第二nmos晶体管mn2漏端连接，第三nmos晶体管mn3漏端与第六pmos晶体管mp6漏端连接，第三nmos晶体管mn3源端接地gnd；第三pmos晶体管mp3源端接电源vdd，栅端与第五pmos晶体管mp5栅端连接；第四pmos晶体管mp4源端与第三pmos晶体管mp3漏端相连，栅端与第六pmos晶体管mp6栅端连接；第五pmos晶体管mp5栅端与漏端相连，源端接电源vdd；第六pmos晶体管mp6栅端与源端相连，源端与第五pmos晶体管mp5漏端相连；所述第一电阻r1一端与第二pmos晶体管mp2漏端连接，所述第一电阻r1另一端与所述第一电容c1一端连接，所述第一电容c1另一端与第二pmos晶体管mp2栅端连接；所述第二电阻r2一端与第二nmos晶体管mn2漏端连接，所述第二电阻r2另一端与第二电容c2一端连接，第二电容c2另一端与第三nmos晶体管mn3漏端连接；

7、进一步地，所述启动模块包括第三电阻r3、第四电阻r4、第五电阻r5、第四nmos晶体管mn4与第五nmos晶体管mn5；其中，第三电阻r3一端与第三nmos晶体管mn3漏端连接，第三至第五电阻r3、r4、r5串联连接，第五电阻r5另一端与第四nmos晶体管mn4漏端连接；第四nmos晶体管mn4栅端连接到第三电阻r4和第四电阻r5之间的结点，源端接地gnd；第五nmos晶体管mn5漏端连接到第三电阻r3和第四电阻r4之间的结点，栅端输入复位信号rst，源端接地gnd；

8、进一步地，所述基准电压输出模块包括第六到第八电阻r6到r8、第一pnp型双极性晶体管q1与第二pnp型双极性晶体管q2、第七至第十pmos晶体管mp7至mp10；所述第七pmos晶体管mp7、第九pmos晶体管mp9源端均与电源vdd连接，栅端均与第五pmos晶体管mp5栅端连接，漏端分别与第八pmos晶体管mp8、第十pmos晶体管mp10源端连接；第八pmos晶体管mp8、第十pmos晶体管mp10栅端均与第六pmos晶体管栅端连接，漏端分别与第六电阻r6、第七电阻r7的一端连接；第六电阻r6另一端与所述第二pmos晶体管mp2栅端连接；第七电阻r7另一端与所述第一pmos晶体管mp1栅端连接；第九电阻r9另一端接地gnd；所述第八电阻r8一端与所述第二pmos晶体管mp2栅端连接，另一端与所述第一pnp型双极性晶体管q1发射极连接；第一pnp型双极性晶体管q1基极与第二pnp型双极性晶体管q2基极相连并接地gnd，第一pnp型双极性晶体管q1、第二pnp型双极性晶体管q2集电极接地gnd；第二pnp型双极性晶体管q2发射极与所述第一pmos晶体管mp1栅端连接，集电极接地gnd；所述第十pmos晶体管mp10漏极输出基准电压vref；

9、进一步地，所述输出补偿模块包括第六nmos晶体管mn6、第十一pmos晶体管mp11、第十二pmos晶体管mp12、第九电阻r9；第六nmos晶体管mn6漏端与所述两级运放中第二pmos晶体管mp2栅端连接，源端与第二pnp型双极性晶体管q1发射极连接，栅端与所述第十二pmos晶体管mp12漏极连接；第六nmos晶体管mn6源端与漏端分别与第八电阻r8两端相连，栅端与第九电阻r9一端连接；第九电阻r9另一端接地gnd；第十一pmos晶体管mp11栅端与第三pmos晶体管mp3栅端连接，源端接电源vdd，漏端与第十二pmos晶体管mp12源端连接；第十二pmos晶体管mp12栅端与第四pmos晶体管mp4栅端连接，漏端与第六nmos晶体管mn6栅端连接；

10、进一步地，所述第六nmos晶体管mn6在温度低于设定温度值t0时处于截止区，在温度高于设定温度值t0时进入亚阈值区，在亚阈值区下，所述第六nmos晶体管mn6漏源电流ids为：

11、

12、其中，n为斜率因子，μn为载流子的迁移率，cox为单位面积栅氧化层电容，vt为热电压，k为第六nmos晶体管mn6的宽长比，vgs是第六nmos晶体管mn6的栅源电压，vth是第六nmos晶体管mn6的阈值电压；

13、进一步地，基准电压vref满足：

14、

15、其中，vbe1为第一pnp型双极性晶体管q1的基极-发射极正向导通电压。

16、本发明的有益效果是，其可根据两级运放结构对基准电压形成密勒补偿，以实现输出补偿，同时能够免受外界干扰，保证带隙基准电路启动正常，具有较好的使用价值。