一种低压差线性稳压器的制造方法
【技术领域】
[0001]本发明涉及集成电路技术领域，特别是涉及一种低压差线性稳压器。
【背景技术】
[0002]片上系统(S0C，System-0n-a-Chip)实现了在单芯片上整合多种功能模块，如中央处理器、模拟与数字基带处理器、射频收发电路等，多种功能模块带来了多档电源供电的需求。
[0003]低压差线性稳压器(LDO,Low Dropout Regulator)能够为模拟电路和射频电路等噪声敏感提供低输出纹波的电源，而且结构相对简单，外围元器件少，因而被广泛应用于闪存(FLASH)等SOC系统中。
[0004]传统的LDO通常采用大外接电容，该大外接电容不仅能够维持环路稳定，而且能够在SOC系统工作负载状态频繁变化(如FLASH的读写操作)时起到较好的瞬态响应性能；然而，该大外接电容不利于SOC系统的集成；因此，在不使用大外接电容的情况下实现良好的瞬态响应功能，为本领域内亟待解决的技术问题。
[0005]为解决上述技术问题，现有技术应用一个增强型的有源反馈来改善频率响应，参照图1示出了现有技术一种低压差线性稳压器的结构示意图，其中，Ml, M2, Mbl, M7, M8, M5, M6, M3, M4构成了折叠共源共栅的误差放大器，M9, Mil, M12, MlO构成了第二增益级，MPO是功率管，主要用于提供输出电流，Rfl和Rf2是分压网络，Vout是输出电压端，Mtl, Ctl构成一个压控的相移电路(RC电路，resistor - capacitor circuit)网络，Mk2, Ckl, Mkl, Mk2构成第二级的补偿网络，Mf是前馈级，Vbl和Vb3表示偏置电压输入端，VD表示输入电源端，Vref表示基准电压端。
[0006]图1所示电路能够在一定程度上改善频率响应性能，然而，当负载瞬态变化时，没有足够的电容能提供瞬态负载跳变时所需的瞬态电流，同时整个稳压反馈环路的响应时间缓慢，导致输出电压Vout会随着负载电流的变化而产生很大的过冲(overshoot),无法满足高性能稳压电源设计的工业级指标。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种低压差线性稳压器，能够有效降低LDO的过冲，且能够增强LDO的响应速度。
[0008]为了解决上述问题，本发明公开了一种低压差线性稳压器，包括:第一级误差放大器、第二级误差放大器、主米勒补偿电容、辅助米勒补偿电容、第六PMOS管、调零电阻、调零电容、第一电阻和第二电阻；
[0009]其中，所述第二级误差放大器包括:第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管和第五NMOS管；
[0010]所述第一级误差放大器的反向输入端与参考电压端相连，同相输入端与反馈电压端相连；
[0011]所述主米勒补偿电容的一端接所述第一级误差放大器的输出端，另一端接电压输出端；
[0012]所述第三NMOS管的栅极接所述第一级误差放大器的输出端，漏极接地；所述第四PMOS管的栅极接所述调零电阻和调零电容，源极接所述调零电阻、所述第三NMOS管的源极和所述第五PMOS管的栅极；所述第六PMOS管的源极接所述电压输出端，漏极接输入电源；所述调零电容及所述第四PMOS管、第五PMOS管和第六PMOS管的漏极接输入电源；所述第四NMOS管的栅极接第二偏置电压输入端，源极接所述第五NMOS管的漏极，漏极接地；所述第五NMOS管的栅极接第一偏置电压输入端，源极接所述第五PMOS管的源极和所述第六PMOS管的漏极，漏极接所述辅助米勒补偿电容；
[0013]所述辅助米勒补偿电容串接在所述第五PMOS管的漏极和所述电压输出端之间；
[0014]所述第一电阻和第二电阻串接成电阻分压网络，该电阻分压网络的一端接电压输出端，另一端接地，中间接所述反馈电压端。
[0015]优选的，所述第一级误差放大器包括:第一 PMOS管、第二 PMOS管、第三PMOS管、第一NMOS管和第二 NMOS管；
[0016]其中，所述第一 PMOS管的栅极接反馈电压端，源极接所述第一 NMOS管的源极和第二NMOS管的栅极；所述第二 PMOS管的栅极接反馈电压端，源极接所述第一级误差放大器的输出端；所述第三PMOS管的栅极接第三偏置电压输入端，源极接所述第一 PMOS管和所述第二 PMOS管的漏极，漏极接输入电源；所述第二 NMOS管的栅极接所述第一 NMOS管的栅极，源极接所述第一级误差放大器的输出端，漏极接地；所述第一 NMOS管的漏极接地。
[0017]与现有技术相比，本发明具有以下优点:
[0018]本发明在LDO中采用辅助米勒补偿电容和第五NMOS管构成电流缓冲反馈，以及，通过调零电阻Rz、调零电容Cz以及第四PMOS管MP4引入一个有源零点；
[0019]一方面，当电压输出端out的电压因为负载瞬态变化而降低的时候，第五NMOS管的源极会突然降低，这使流过第五NMOS管的电流突然增加，将第六PMOS管的栅极电压拉低而无需经过放大级，从而能够输出辅助米勒补偿电容、第五NMOS管到第六PMOS管的快速通路；而该快速响应通路能够增加LDO的瞬态环路带宽，增强LDO的输出瞬态特性，因此能够减少输出尖峰电压的大小，也即能够有效降低LDO的过冲；
[0020]另一方面，可以通过控制Rz和Cz，使该有源零点的绝对值小于LDO中第二极点的绝对值，以实现用该有源零点抵消该第二极点；另外，可以通过控制辅助米勒补偿电容和第五NMOS管的跨导，以实现用上述辅助米勒补偿电容Cm2和第五NMOS管丽5引入的零点抵消LDO中的高阶极点；而在实现上述两个抵消后，LDO的第二极点和高阶极点被抵消，可以看做LDO只有一个第一极点，由于单极点的带宽肯定会大于多极点的带宽，故能够增加LDO的环路带宽，增强环路的响应速度；
[0021]综上，本发明能够在不增加功耗和无需大外接电容的情况下，大大提高LDO的响应速度。经测试，本实施例的LDO在稳定时的最大负载电容为200pF，因此，非常适合SOC系统的应用。
【附图说明】
[0022]图1是现有技术一种LDO的电路结构示意图；
[0023]图2是本发明一种低压差线性稳压器实施例1的结构图；
[0024]图3是本发明一种低压差线性稳压器实施例2的结构图。
【具体实施方式】
[0025]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0026]参照图2，示出了本发明一种低压差线性稳压器实施例1的结构图，具体可以包括:第一级误差放大器U1、第二级误差放大器、主米勒补偿电容Cml、辅助米勒补偿电容cm2、第六PMOS管MP6、调零电阻Rz、调零电容Cz、第一电阻Rl和第二电阻R2 ；
[0027]其中，所述第二级误差放大器具体可以包括:第四PMOS管MP4、第五PMOS管MP5、第三NMOS管MN3、第四NMOS管MN4和第五NMOS管MN5 ；
[0028]所述第一级误差放大器Ul的反向输入端与参考电压端Vref相连，同相输入端与反馈电压端V120相连；
[0029]所述主米勒补偿电容Cml的一端接所述第一级误差放大器Ul的输出端，另一端接电压输出端out ；
[0030]所述第三NMOS管MN3的栅极接所述第一级误差放大器Ul的输出端，漏极接地；所述第四PMOS管MP4的栅极接所述调零电阻Rz和调零电容Cz，源极接所述调零电阻Rz、所述第三NMOS管MN3的源极和所述第五PMOS管MP5的栅极；所述第六PMOS管MP6的源极接所述电压输出端out，漏极接输入电源；所述调零电容Cz及所述第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的漏极接输入电源；所述第四NMOS管MN4的栅极接第二偏置电压输入端VB2，源极接所述第五NMOS管丽5的漏极，漏极接地；所述第五NMOS管丽5的栅极接第一偏置电压输入端VBl，源极接所述第五PMOS管MP5的源极和所述第六PMOS管MP6的漏极，漏极接所述辅助米勒补偿电容Cm2 ；
[0031]所述辅助米勒补偿电容Cm2串接在所述第五PMOS管MP5的漏极和所述电压输出端out之间；
[0032]所述第一电阻Rl和第二电阻R2串接成电阻分压网络，该电阻分压网络的一端接电压输出端out，另一端接地，中间接所述反馈电压端V120。
[0033]本发明实施例的低压差线性稳压器可以应用于闪存(flash memory)等SOC系统中，以发