电流源电路的制作方法
【专利说明】
【技术领域】
[0001]本发明涉及电路设计领域，特别涉及一种能够提供接近零温度系数电流的电流源电路。
【【背景技术】】
[0002]根据现有的技术，很容易设计出一个不随温度变化而变化的电压源，比如带隙基准电路就是不随温度变化而变化的电压源。然而，通常芯片内部的电阻的阻值都会随温度变化而变化，特别一些比较低端的工艺，电阻阻值的温度系数都会比较大。比如0.35um的工艺，P+diffus1n (P型掺杂)电阻的温度系数要达到TCl = 1.19E-3，表示温度每变化一度，电阻变化0.119%。这样的话，如果我们通过I = V/R的方式来得到电流的话，会发现虽然V不随温度变化，但是因为R随温度变化，所以最终I也会随温度变化。
[0003]因此，有必要提出改进的能够提供接近零温度系数电流的电流源电路。
【
【发明内容】
】
[0004]本发明的目的之一在于提供一种电流源电路，其能够提供接近零温度系数电流。
[0005]为了解决上述问题，本发明提供一种电流源电路，其包括:带隙基准电压电路，其包括第一双极型晶体管、第二双型晶体管、第三双极型晶体管、第一电阻、第二电阻和第一镜像电路，第一双极型晶体管的集电极和基极相连，第二双极型晶体管的集电极和基极相连，第三双极型晶体管的集电极和基极相连，第一双极型晶体管、第二双极型晶体管和第三双极型晶体管的集电极互连，第一电阻的第一连接端与第二双极型晶体管的发射极相连，第二电阻的第一连接端与第三双极型晶体管的发射极相连，第一双极型晶体管的发射极至基极的压降等于第二双级型晶体管的发射极至基极的压降与第一电阻的压降的和，第一电阻和第二双级型晶体管上流过的电流为正温度系数的初始电流，第一镜像电路复制所述初始电流得到第一镜像电流，该第一镜像电流流至第二电阻的第二连接端，该第一镜像电流经过第二电阻和第三双极型晶体管，并在第二电阻的第二连接端得到零温度系数的带隙基准电压；正温度系数电流产生电路，其包括第二镜像电路，该第二镜像电路复制复制所述初始电流得到具有正温度系数的第一电流；负温度系数电流产生电路，其根据零温度系数的带隙基准电压和正温度系数的第三电阻产生负温度系数的第二电流；电流混合电路，其将第一电流和第二电流混合产生接近零温度系数的第三电流。
[0006]进一步的，所述带隙基准电压电路还包括NMOS晶体管丽1、丽2、PMOS晶体管MP1、MP2和MP3，所述PMOS晶体管MPl、MP2和MP3的源极与电源电压端相连，它们栅极互相连接，并与PMOS晶体管MP2的漏极相连，PMOS晶体管MPl的漏极与NMOS晶体管丽I的漏极以及栅极相连，NMOS晶体管MNl的源极与第一双极型晶体管的发射极相连，PMOS晶体管MP2的漏极与NMOS晶体管丽2的漏极相连，NMOS晶体管丽2的源极与第一电阻的第二连接端相连，NMOS晶体管MN2的栅极与NMOS晶体管MNl的栅极相连，PMOS晶体管MP3的漏极与第二电阻的第二连接端相连，该PMOS晶体管MP3就是所述第一镜像电路。
[0007]进一步的，所述第二镜像电路为PMOS晶体管MP4，该PMOS晶体管MP4的源极接电源电压端，栅极与PMOS晶体管MP2的栅极相连，其漏极提供所述第一电流。
[0008]进一步的，除了第三电阻，所述负温度系数电流产生电路还包括运算放大器、PMOS晶体管MP5、PMOS晶体管MP6，其中运算放大器的第一输入端连接所述带隙基准电压，第三电阻串联于运算放大器的第二输入端和接地端之间，PMOS晶体管MP5的源极接电源电压端，其漏极与运算放大器的第二输入端相连，其栅极与运算放大器的输出端相连，PMOS晶体管MP6的栅极和源极分别与PMOS晶体管MP5的栅极和源极相连，所述PMOS晶体管MP6的漏极提供所述第二电流。
[0009]进一步的，电流混合电路包括NMOS晶体管丽3和MN4，其中NMOS晶体管丽3的栅极与NMOS晶体管MN4的栅极以及NMOS晶体管MN3的漏极相连，NMOS晶体管MN3的MN4的源极与接地端相连，NMOS晶体管MN3的漏极与PMOS晶体管MP6的漏极以PMOS晶体管MP5的漏极相连，NMOS晶体管MN4的漏极提供所述第三电流。
[0010]进一步的，第一电阻、第二电阻和第三电阻都是正温度系数的。
[0011]与现有技术相比，本发明中将正温度系数的第一电流和负温度系数的第二电流混合得到了接近零温度系数的第三电流，该电流基本不随外部的温度变化而变化。
【【附图说明】】
[0012]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0013]图1示出了本发明中的电流源电路在一个实施例中的电路图；
[0014]图2为本发明中的第一电流、第二电流和第三电流随温度的变化的曲线。
【【具体实施方式】】
[0015]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0016]此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连，间接电性相连是指经由另外一个器件或电路电性相连。本发明中的零温度系数不是指绝对的不随温度的变化而不变，而是指与随温度的变化而变化的幅度很小，在其使用的领域，可以近似的看做不随温度的变化而不变，因此在本文中有时也称用“接近零温度系数”这样的说法。
[0017]图1示出了本发明中的电流源电路100在一个实施例中的电路图。如图1所示，所述电流源电路100，其包括带隙基准电压电路110、正温度系数电流产生电路120、负温度系数电流产生电路130和电流混合电路140。
[0018]带隙基准电压电路110其包括第一双极型晶体管Q1、第二双型晶体管Q2、第三双极型晶体管Q2、第一电阻R1、第二电阻R2和第一镜像电路。第一双极型晶体管Ql的集电极和基极相连，第二双极型晶体管Q2的集电极和基极相连，第三双极型晶体管Q3的集电极和基极相连。第一双极型晶体管Ql、第二双极型晶体管Q2和第三双极型晶体管Q3的集电极互连后与接地端VSS相连。第一电阻Rl的第一连接端与第二双极型晶体管Q2的发射极相连，第二电阻R2的第一连接端与第三双极型晶体管Q3的发射极相连。第一双极型晶体管Ql的发射极至基极的压降等于第二双级型晶体管Q2的发射极至基极的压降与第一电阻Rl的压降的和，第一电阻Rl和第二双级型晶体管Q2上流过的电流为正温度系数的初始电流，第一镜像电路复制所述初始电流得到第一镜像电流，该第一镜像电流流至第二电阻R2的第二连接端，该第一镜像电流经过第二电阻R2和第三双极型晶体管Q3，并在第二电阻Q2的第二连接端得到零温度系数的带隙基准电压Vbg。
[0019]正温度系数电流产生电路120其包括第二镜像电路，该第二镜像电路复制复制所述初始电流得到具有正温度系数的第一电流II。负温度系数电流产生电路130根据零温度系数的带隙基准电压Vbg和正温度系数的第三电阻R3产生负温度系数的第二电流12。电流混合电路140将第一电流和第二电流按比例混合产生接近零温度系数的第三电流13。
[0020]在一个实施例中，所述带隙基准电压电路110还包括NMOS晶体管丽1、丽2、PMOS晶体管MPl、MP2和MP3。所述PMOS晶体管MPl、MP2和MP3的源极与电源电压端VDD相连，它们栅极互相连接，并与PMOS晶体管MP2的漏极相连。PMOS晶体管MPl的漏极与NMOS晶体管MNl的漏极以及栅极相连，NMOS晶体管MNl的源极与第一双极型晶体管Ql的发射极相连。PMOS晶体管MP2的漏极与NMOS晶体管丽2的漏极相连，NMOS晶体管丽2的源极与第一电阻的第二连接端相连，NMOS晶体管丽2的栅极与NMOS晶体管丽I的栅极相连。PMOS晶体管MP3的漏极与第二电阻的第二连接