一种亚阈值全cmos基准电压源的制作方法
【技术领域】
[0001] 本发明设及集成电路设计领域，具体设及一种亚阔值全CMOS基准电压源。
【背景技术】
[0002] 电压基准源是模拟集成电路和混合集成电路中一个不可或缺的模块，常用在模数 转换器（ADC)、数模转换器（DAC)、功率放大器化及DC-DC转换器等电路系统中，用于产生不 随电源电压和溫度变化的电压基准，为其他电路模块提供一个参考电压，其特性在很大程 度上影响整个系统的性能。
[0003] 随着集成电路系统集成度的不断增大，低电压与低功耗变得越来越重要。然而，传 统带隙基准电压源由于需要大的电流而造成功耗较大，并且在设计过程中需要使用电阻、 二极管或者BJT晶体管来产生PTAT电压，所W该器件均需要大的忍片面积。
[0004] 为了能使节能应用器件的其余电路兼容，基准电压源就要使用标准CMOS工艺，避 免使用M0S管W外的器件。后来提出的CMOS基准电压源电路由于使用饱和区的CMOS和电 阻，使得功耗过大，忍片面积大。近来所提出的无电阻基于亚阔值区的基准电压源，虽然功 耗很低，但是其溫漂、电源电压调整率和电源抑制比参数较差。
【发明内容】
[0005] 本发明所要解决的技术问题是现有基准电压源性能欠佳的不足，提供一种亚阔值 全CMOS基准电压源。
[0006] 为解决上述问题，本发明是通过W下技术方案实现的：
[0007] 一种亚阔值全CMOS基准电压源，包括启动电路、亚阔值运算放大器、纳安基准电 流产生电路和基准电压产生电路；
[0008] 启动电路，连接亚阔值运算放大器；在基准电压源开启时提供电流，帮助基准电压 源摆脱简并偏置点，进入正常工作状态；
[0009] 亚阔值运算放大器，分别连接到启动电路和纳安基准电流产生电路；利用共源共 栅电流镜为运算放大器的差分对管提供电流偏置；利用工作在亚阔值区的差分对管，在保 证低功耗的同时，提供更大的增益，提高电源电压抑制比；利用工作在深线性区的NM0S管， 充当长尾电阻的作用；
[0010] 纳安基准电流产生电路，分别连接亚阔值运算放大器和基准电压产生电路；利用 工作在亚阔值区M0S管工作特性，产生纳安量级的基准电流；采用共源共栅电流镜，抑制电 源噪声；采用工作在线性区的M0S管代替传统基准电压源中的电阻，为基准电压产生电路 提供电流偏置；
[0011] 基准电压产生电路，连接纳安基准电流产生电路；采用2种具有不同标准电压的 M0S管栅源电压差，通过相互调节，得到一个与溫度无关的参考电压。 阳01引所述的启动电路PM0S管和电容Cl。电容。的下极板接地GND，电容Cl的 上极板与PM0S管Mie的栅极、PM0S管Μ15的栅极和PM0S管Μ15的漏极相连接；PM0S管Μ15的 源极和PMOS管Mie的源极均接到电源VDD;PMOS管Μle的漏极与亚阔值运算放大器中PMOS管Μ。的栅极和纳安基准电流产生电路中PM0S管Μ19的栅极相连接。
[0013] 所述的亚阔值运算放大器包括口105管心為8、131、132和醒05管112為3為4。醒08 管Μ。的源极接地GND，NM0S管Μ12的栅极与纳安基准电流产生电路中NM0S管Μ7的栅极相 连接，NM0S管Μι2的漏极与NM0S管Μ13的源极和NM0S管Μ14的源极相连接；NM0S管Μ13的栅 极与纳安基准电流产生电路中NM0S管Ms的栅极、NM0S管ΜS的漏极和NM0S管Μe的栅极相 连接，NM0S管Mi3的漏极与PM0S管Μ18的漏极相连接；NM0S管Μ14的栅极与纳安基准电流产 生电路中NM0S管Mg的漏极和NM0S管Μ。的源极相连接，NM0S管Μ14的漏极与PM0S管Μ。的 栅极、PM0S管心的漏极和PM0S管Μ18的栅极，W及启动电路中PM0S管Μle的漏极和纳安基 准电流产生电路中NM0S管Mil的漏极相连接；PM0S管Μ18的源极和PM0S管Μ31的漏极相连 接；PM0S管Μ。的源极与PM0S管Μ31的栅极、PM0S管Μ32的栅极、PM0S管Μ32的漏极，W及纳 安基准电流产生电路中NM0S管Mw的栅极相连接；PM0S管Μ31的源极和PM0S管Μ32的源极 均连接到电源VDD。
[0014] 所述的纳安基准电流产生电路包括PM0S管Μι9、M2。、Mzi、Mzs、Μ29、Ms。和NM0S管Μ6、 Μ,、Ms、Ms、Ml。、Μ。。NMOS管Me的源极接地GND，NMOS管Μe的栅极、NMOS管Μe的漏极、NMOS 管Μ,的栅极、PMOS管Μ21的漏极，W及亚阔值运算放大器中NMOS管Μ12的栅极相连接；NMOS 管Μ,的源极接地GND，NM0S管Μ7的漏极和NM0S管Μe的源极相连接；NM0S管ΜS的源极接地 GND，NM0S管Ms的栅极、NM0S管ΜS的漏极、NM0S管Μg的栅极、NM0S管Μ1。的源极，W及亚阔 值运算放大器中NM0S管Μι3的栅极相连接；NM0S管Mg的漏极、NM0S管ΜU的源极，W及亚 阔值运算放大器中NM0S管Μι4的栅极相连接；NM0S管Μ1。的栅极、NM0S管Μ1。的漏极、NM0S 管Μ。的栅极和PM0S管Μ2。的漏极相连接；PM0S管Μ。的栅极、PM0S管Μ19的漏极、NM0S管 Mu的漏极、PM0S管Μ2。的栅极、PM0S管Μ21的栅极，W及基准电压产生电路中PM0S管Μ22的 栅极、PM0S管Μ23的栅极、PM0S管Μ24的栅极相连连接，并同时连接到亚阔值运算放大器中 PM0S管Mis的栅极、PM0S管Μ。的栅极和PM0S管Μ。的漏极;PM0S管Μ3。的栅极、PM0S管Μ3。 的漏极、PM0S管Mze的栅极、PM0S管ΜW的源极、PM0S管Μ28的栅极，W及基准电压产生电路 中PM0S管Μ25的栅极、PM0S管Μ26的栅极、PM0S管Μ27的栅极相连接，并同时连接到亚阔值 运算放大器中PM0S管Μ32的栅极、PM0S管Μ32的漏极、PM0S管Μ31的栅极和PM0S管Μ17的源 极；PM0S管M2。的源极和PM0S管Μ29的漏极相连接；PM0S管Μ21的源极与PM0S管Μ28的漏极 相连接；PM0S管M2S的源极、PM0S管Μ2g的源极和PM0S管Μ3。的源极均连接到电源VDD。
[0015] 所述的基准电压产生电路包括PM0S管Μ22、Μ23、Μ24、Μ25、Mze、Μ27,NM0S管Μ。、Ml、M2、 M3、M4、Ms和电容C0。电容C〇的下极板接地GND，电容C0的上极板与NM0S管Μ0的漏极、NM0S 管Ms的源极，化及参考电压化ef输出端相连接；NM0S管Μ3的栅极、NM0S管Μ3的漏极、NM0S 管Μ。的栅极和PM0S管Μ24的漏极相连接；NM0S管Μ。的源极、NM0S管Μ1的漏极和NM0S管 Μ4的源极相连；NM0S管Μ4的栅极、NM0S管Μ4的漏极、NM0S管Μ1的栅极和PM0S管Μ23的漏 极相连接；NM0S管Ml的源极、NM0S管Μ2的漏极和NM0S管Μg的源极相连接；NM0S管Μg的 栅极、NM0S管Ms的漏极、NM0S管Μ2的栅极和PM0S管Μ22的漏极相连接；NM0S管Μ2的源极 接地GND;PM0S管Μ24的源极和PM0S管Μ25的漏极相连接；PM0S管Μ23的源极和PM0S管Μ26 的漏极相连接；PM0S管Μ22的源极和PM0S管Μ27的漏极相连接；PM0S管Μ22的栅极、PM0S管 Μ23的栅极和PM0S管Μ24的栅极与纳安基准电流产生电路中PM0S管ΜW的栅极、PM0S管Μ2。 的栅极和PMOS管Mzi的栅极相连接；PMOS管Μ25的栅极、PMOS管Μ2e的栅极和PMOS管Μ27的 栅极与纳安基准电流产生电路中PM0S管M2S的栅极、PM0S管Μ2g的栅极和PM0S管Μ3。的栅 极相连接；PM0S管Mzg的