10作同样的分析，得出第九电流镜单元330的输入端的电流IF:
[0076]IF = Irefnax-1E(13)
[0077]上述(13)成立的条件为IE〈Iraf—_，根据(11)、(12)式可知，IE必小于Iraf—_。
[0078]而第九电流镜单元330中输出端的电流也等于输入端的电流IF，即NMOS管N16的漏极的电流等于IE，参照第七电流镜单元310作同样的分析，得出第十电流镜单元340的输入端的电流IG:
[0079]IG = IF-1refnin(14)
[0080]上述(14)成立的条件为IF ^ Iref nun;而当IF〈I ref—_时，
[0081]IG = O(15)
[0082]而第十电流镜单元340中输出端的电流也等于输入端的电流IG，即PMOS管P4的漏极的电流等于IG，参照第七电流镜单元310作同样的分析，得出第^^一电流镜单元350的输入端的电流IH:
[0083]IH = Iref 議+IG(16)
[0084]参照上述分析，第十一电流镜单元350中输出端的电流1ut3也等于输入端的电流IH，即第三限幅模块300的输出电流为IH，根据(11)、(13)、(14)、(16)式，可得第三限幅模块300的输出电流1ut3:
[0085]1ut3 = IH = Irefnin+1G = Irefnin+(IF-1refnin) = IF
[0086]= Irefnax-1E = Irefnax-(Irefnax-1in) = Iin (17)
[0087]上述(17)式成立的前提条件为IF ^ Iraf—_且I ιη〈Ι<_，根据(W式可知，IF =Ιιη，即(17)式成立的前提条件为IinS I ref—_且I in〈Iraf—_。
[0088]而当IF兰Iref—miri且Iin兰I ref—IKH时，由于I ref—_必大于I ref—min，上述条件头际为Iin^ I ref—_，根据(12)、(13)、(14)、(16)式:
[0089]1ut3 = IF = Irefnax-1E = Irefnax-O = Irefnax (18)
[0090]根据(18)式可知IF = Iref nax,由于Iraf niax必大于I _，上述(18)式成立的条件可调整为IinS I ?
[0091]而当IFaref nu^，综合(17)、(18)式，可知IF只能等于I ιη;即当I in〈Iref—_时，根据(15)、(16)式
[0092]1ut3 = IH = Irefnin+1G = Iref—nin+0 = Irefnin (19)
[0093]根据上述推论可知，通过第三限幅模块300达到了限制输出电流最小值及最大值的目的。
[0094]综上，参照图7，图7为本实用新型电流限幅电路的输入输出电流波形示意图，通过上述电流限幅电路，还能实现电流信号在最大限制值和最小限制值之间平滑的过渡，避免电流在限制值附近出现的抖动和过冲。
[0095]本实用新型还提供一种集成电路，该集成电路包括电流限幅电路，该电流限幅电路的结构、工作原理以及所带来的有益效果均参照上述实施例的描述，在此不再赘述。
[0096]以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种电流限幅电路，用于各级电路的输入电流信号的限幅，其特征在于，包括第一限幅模块、和/或第二限幅模块、和/或第三限幅模块，所述第一限幅模块连接在上级电路电流信号的输出端与下级电路电流信号的输入端之间，以限制下级电路输入电流信号的最大值；所述第二限幅模块连接在上级电路电流信号的输出端与下级电路电流信号的输入端之间，以限制下级电路输入电流信号的最小值；所述第三限幅模块连接在上级电路电流信号的输出端与下级电路电流信号的输入端之间，以限制下级电路输入电流信号的最大值及最小值。2.如权利要求1所述的电流限幅电路，其特征在于，所述第一限幅模块包括第一电流镜单元、第二电流镜单元以及第三电流镜单元，所述第一电流镜单元的输入端与所述上级电路电流信号的输出端连接，所述第一电流镜单元的输出端与第一参考电流源的输出端、第二电流镜单元的输入端连接；所述第二电流镜单元的输出端与第一参考电流源的输出端、第三电流镜单元的输入端连接；所述第三电流镜单元的输出端与下级电路电流信号的输入端连接。3.如权利要求2所述的电流限幅电路，其特征在于，所述第一电流镜单元、第二电流镜单元、第三电流镜单元均为NMOS型对管电流镜，或PMOS型对管电流镜，或PNP型对管电流镜，或NPN型对管电流镜。4.如权利要求1所述的电流限幅电路，其特征在于，所述第二限幅模块包括第四电流镜单元、第五电流镜单元以及第六电流镜单元，所述第四电流镜单元的输入端与所述上级电路电流信号的输出端连接，所述第四电流镜单元的输出端与第二参考电流源的输出端、第五电流镜单元的输入端连接；所述第五电流镜单元的输出端与第二参考电流源的输出端、第六电流镜单元的输入端连接；所述第六电流镜单元的输出端与下级电路电流信号的输入端连接。5.如权利要求4所述的电流限幅电路，其特征在于，所述第四电流镜单元以及第六电流镜单元均为NMOS型对管电流镜，或PNP型对管电流镜；所述第五电流镜单元为PMOS型对管电流镜，或NPN型对管电流镜。6.如权利要求1所述的电流限幅电路，其特征在于，所述第三限幅模块包括第七电流镜单元、第八电流镜单元、第九电流镜单元、第十电流镜单元以及第十一电流镜单元，所述第七电流镜单元的输入端与所述上级电路电流信号的输出端连接，所述第七电流镜单元的输出端与第一参考电流源的输出端、第八电流镜单元的输入端连接；所述第八电流镜单元的输出端与第一参考电流源的输出端、第九电流镜单元的输入端连接；所述第九电流镜单元的输出端与第二参考电流源的输出端、第十电流镜单元的输入端连接；所述第十电流镜单元的输出端与第二参考电流源的输出端、第十一电流镜单元的输入端连接；所述第十一电流镜单元的输出端与下级电路电流信号的输入端连接。7.如权利要求6所述的电流限幅电路，其特征在于，所述第七电流镜单元、第八电流镜单元、第九电流镜单元以及第i^一电流镜单元均为NMOS型对管电流镜，或PNP型对管电流镜；所述第十电流镜单元为PMOS型对管电流镜，或NPN型对管电流镜。8.一种集成电路，其特征在于，所述集成电路包括上述权利要求1至7中任一项所述的电流限幅电路。
【专利摘要】本实用新型公开了一种电流限幅电路及集成电路，该集成电路包括电流限幅电路，该电流限幅电路用于各种电路系统的输入电流限幅，包括第一限幅模块、第二限幅模块、第三限幅模块。第一限幅模块、第二限幅模块以及第三限幅模块均连接在上级电路电流信号的输出端和下级电路电流信号的输入端之间；第一限幅模块用以限制下级电路输入电流信号的最大值，第二限幅模块用以限制下级电路输入电流信号的最小值，第三限幅模块用以限制下级电路输入电流信号的最大值及最小值；通过将上述第一限幅模块、第二限幅模块、第三限幅模块或者上述三个限幅模块的组合，使得上级电路的输出端电流的范围即使超出下级电路的额定范围，下级相应电路也能正常工作。
【IPC分类】G05F3/26
【公开号】CN204904127
【申请号】CN201520449429
【发明人】陈伟, 顾怡峰
【申请人】深圳市安派电子有限公司, 上海长园维安电子线路保护有限公司
【公开日】2015年12月23日
【申请日】2015年6月26日