半导体器件设计系统及其使用方法与流程

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件系统及其使用方法。

背景技术：
随着技术节点减小，衬底上的部件密度增加。在一些实例中，布局设计的部件密度高于单掩模光刻工艺的分辨率。当使用多于一个掩模来将布局设计转印至晶圆时，布局工程师必须确定在每个掩模上放置哪些部件。由于制造工艺期间的变化，使用不同的掩模形成的部件偶尔会失配，即，即使当期望形状相同时，通过不同掩模转印至晶圆的部件形状也会略有不同。造成的失配对由部件形成的电路的性能不利影响。在一些实例中，有关掩模的失配造成电路质量控制测试不合格，导致较低的生产成品率。为了有助于减少有关掩模的失配数量，电路设计包括关于使用相同掩模形成哪些部件的指令。布局工程师接收指令并且相应地设计掩模。然而，人工确认布局设计与电路设计对比的准确性并且在一些例子中忽略误差。

技术实现要素：
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件设计系统，包括：至少一个处理器；原理图设计模块，与所述至少一个处理器连接并且被配置成生成用于半导体器件的原理图信息和预着色信息；网表文件，与所述至少一个处理器连接并且被配置成将所述原理图信息和所述预着色信息存储在非暂时性计算机可读介质上；布局设计模块，与所述至少一个处理器连接并且被配置成基于所述原理图信息和所述预着色信息设计至少一个掩模，其中，所述布局设计模块被配置成从提取工具接收所述预着色信息；以及布局与原理图(LVS)比较模块，与 所述至少一个处理器连接并且被配置成比较所述至少一个掩模与所述原理图信息和所述预着色信息。该半导体器件设计系统进一步包括布局寄生提取模块，连接至所述至少一个处理器并且被配置成基于所述原理图信息和所述预着色信息仿真电路的寄生电阻和寄生电容。该半导体器件设计系统进一步包括提取模块，连接至所述至少一个处理器并且被配置成基于参考字符识别存储在所述网表文件上的所述预着色信息。在该半导体器件设计系统中，所述参考字符是字符组合。在该半导体器件设计系统中，所述预着色信息包括金属层信息。在该半导体器件设计系统中，所述预着色信息包括掩模编号信息。在该半导体器件设计系统中，所述预着色信息包括部件尺寸信息。在该半导体器件设计系统中，所述提取工具被集成到所述布局设计模块中。在该半导体器件设计系统中，所述原理图设计模块与所述布局设计模块或者所述LVS比较模块中的至少一个集成到一起。在该半导体器件设计系统中，所述原理图设计模块无线连接至所述布局设计模块或者所述LVS比较模块中的至少一个。根据本发明的另一方面，提供了一种设计半导体器件的方法，所述方法包括：使用处理器生成原理图信息和预着色信息；在非暂时性计算机可读介质包括的网表文件中存储所述原理图信息和所述预着色信息；基于所述原理图信息和所述预着色信息设计至少一个掩模；以及基于所述原理图信息和所述预着色信息将所述至少一个掩模与原理图进行比较。该方法进一步包括基于所述原理图信息和所述预着色信息仿真电路的寄生电阻和寄生电容。该方法进一步包括基于参考字符从所述网表文件中提取所述预着色信息。在该方法中，设计所述至少一个掩模包括：使用包括金属层信息的预着色信息。在该方法中，设计所述至少一个掩模包括：使用包括掩模编号信息的预着色信息。在该方法中，设计所述至少一个掩模包括：使用包括部件尺寸信息的预着色信息。根据本发明的又一方面，提供了一种设计半导体器件的方法，所述方法包括：使用处理器生成所述半导体器件的原理图；将所述原理图分成原理图信息和预着色信息并且将所述原理图信息和所述预着色信息存储在网表文件中；从所述网表文件中提取所述预着色信息；将提取的预着色信息和所述原理图信息传输至布局设计模块、布局与原理图(LVS)比较模块或者布局寄生提取模块中的至少一个。该方法进一步包括：基于由所述布局设计模块接收的所述原理图信息和所述预着色信息设计光刻工艺中使用的至少一个掩模；将所述至少一个掩模与由所述LVS比较模块接收的所述原理图信息和所述预着色信息进行比较；以及基于由所述布局寄生提取模块接收的所述原理图信息和所述预着色信息仿真电路的寄生电阻和寄生电容。在该方法中，设计所述至少一个掩模包括：使用包括金属层信息、掩模编号信息或者部件尺寸信息的预着色信息。在该方法中，提取所述预着色信息包括：识别用于指定存储在所述网表文件上的所述预着色信息的参考字符。根据本发明的又一方面，提供了一种非暂时性计算机可读介质，包括：原理图设计模块，被配置成生成用于半导体器件的原理图信息和预着色信息；网表文件，被配置成在非暂时性计算机可读介质上存储所述原理图信息和所述预着色信息；布局设计模块，被配置成基于所述原理图信息和所述预着色信息设计至少一个掩模，其中，所述布局设计模块被配置成从提取工具接收所述预着色信息；以及布局与原理图(LVS)比较模块，被配置成将所述至少一个掩模与所述原理图信息和所述预着色信息进行比较。附图说明在附图中通过实例说明了一种或者多种实施例，而不是对其进行限制， 在全部附图中，所有具有相同参考标号的元件表示相同元件。应该强调的是，根据工业中的标准实践，各种部件可以没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，附图中各种部件的尺寸可以被任意增加或减少。图1是根据一个或多个实施例的半导体器件设计系统的结构图；图2是根据一个或多个实施例由半导体器件设计系统的原理图设计模块实施的工艺流程图；图3是根据一个或多个实施例的电路实例的原理图；图4是根据一个或多个实施例的用于生成半导体器件设计系统的网表文件的工艺流程图；图5是根据一个或多个实施例的对应于图2A的示例性电路的网表文件的实例；图6根据一个或多个实施例的由半导体器件设计系统的预着色信息提取模块实施的工艺流程图；图7是根据一个或多个实施例的由半导体器件设计系统的布局设计模块实施的工艺的流程图；图8根据一个或多个实施例的由半导体器件设计系统的布局与原理图比较模块实施的工艺流程图；图9是根据一个或多个实施例的由半导体器件设计系统的布局寄生提取模块实施的工艺流程图；图10是根据一个或多个实施例的用于使用图1的半导体器件设计系统设计半导体器件的方法的流程图。具体实施例以下发明提供了用于实现本发明不同部件的许多不同的实施例或者实例。下面描述了部件和布置的具体实例以简化本发明。当然这些仅是实例并且并不旨在限定本发明。图1是半导体器件设计系统100的结构图。半导体器件设计系统100包括配置成接收输入并且将输出传输至外部电路的输入/输出(I/O)102。 I/O102经由总线106电连接至处理器104。I/O102和处理器104经由总线106电连接至存储器108。存储器108包括用于设计半导体器件的几个模块。原理图设计模块110被配置成生成包括原理图信息和预着色信息的原理电路设计。网表文件112用于存储使用原理图设计模块110生成的原理图信息和预着色信息。预着色信息提取模块114被配置成识别并且提取存储在网表文件112中的预着色信息。布局设计模块116被配置成从网表文件112接收原理图信息以及从网表文件112或者预着色信息提取模块114接收预着色信息。布局设计模块116被配置成基于原理图信息和预着色信息生成掩模图案。布局与原理图(LVS)比较模块118被配置成基于原理图信息和预着色信息比较原理电路设计和掩模图案。布局寄生提取(LPE)模块120被配置成基于原理图信息和预着色信息实施寄生电阻和电容仿真。在一些实施例中，实施关于模块110、112、114、116、118和120中的一个或多个描述的工艺，在至少一些实施例中，通过诸如处理器104的处理器来实施，对该处理器104进行编程以用于实施这些工艺。存储器108、I/O102以及总线106的一个或者多个可用于接收设计规则和/或用于由处理器104处理的其他参数。存储器108、I/O102以及总线106的一个或者多个可用于输出由处理器104使用模块110、112、114、116、118和120确定的数据。在一些实施例中，存储器108包括随机存储器(RAM)和/或其他动态存储器件和/或只读存储器(ROM)和/或其他静态存储器件，用于存储数据和由处理器104执行的指令并连接至总线106。I/O102包括用于使用户与半导体器件设计系统100交互的输入器件、输出器件和/或组合的输入/输出器件。在一些实施例中，实现工艺作为存储在非暂时性计算机可读记录介质中的程序的功能。非暂时性计算机可读记录介质的实例包括但不限于外部/可移动和/或内部/内建的存储器或者存储单元，例如，一个或者多个光盘，例如DVD；磁盘，例如硬盘；半导体存储器，例如ROM、RAM；存储卡等。原理图设计模块110用于生成半导体器件的原理电路设计。在一些实施例中，半导体器件是包括导线或者总线的电路。在一些实施例中，半导 体器件包括晶体管、二极管、熔丝或者其他合适的部件。在一些实施例中，原理图设计模块110包括计算机辅助设计(CAD)程序。图2是使用原理图设计模块110实施的工艺200的流程图。在操作202中，原理图设计模块110接收与半导体器件有关的数据。在一些实施例中，原理图设计模块110从操作半导体器件设计系统100电路工程师接收数据。该数据包括原理图信息和预着色信息。预着色信息是与部件在半导体器件内(例如，自衬底的金属层距离)形成的位置以及部件的物理尺寸(例如，宽度、长度、厚度等)有关的信息。例如，对于导线连接层来说，预着色信息识别在特定金属层处形成的导线或者使用相同掩模形成的导线组。对于器件层来，预着色信息识别器件或者使用相同掩模形成的器件组的掩模层。在一些实施例中，原理图中的每个元件都与预着色信息有关。在一些实施例中，不是原理图中的每个元件都与预着色信息有关。电路工程师通过在预着色信息的每条输入数据开始输入包括参考标号字符的预着色信息。参考字符表示跟随参考字符的信息是预着色信息并且不影响半导体器件的原理图。再次参考图2，在操作204中，原理图设计模块110生成包括预着色信息的原理电路设计。在操作206中，原理图设计模块110将包括预着色信息的原理电路设计传递至网表文件112。由参考字符指定传递至网表文件112的预着色信息。图3是电路实例300的原理图。电路300是差分放大器。然而，该电路图仅用于说明目的并且不旨在限定本发明。电路300包括两个n型金属氧化物半导体(NMOS)晶体管M1和M2。晶体管M1和M2的源极连接至源极间电压(voltagesourcesource，VSS)信号。晶体管M1和M2的栅极连接至外部器件。晶体管M1和M2的漏极分别电连接至p型金属氧化半导体(PMOS)晶体管M3和M4的漏极。晶体管M3和M4的源极连接至漏极间电压(voltagedraindrain，VDD)信号。晶体管M3的栅极连接至晶体管M4的栅极以及晶体管M3的漏极。第一输出节点out+位于晶体管M1和晶体管M3之间。第二输出节点out-位于晶体管M2和晶体管M4之 间。连接至输出节点out+和out-的虚线用于指示使用相同的掩模形成这些线路。类似地，有关VDD和VSS的宽度的括号信息用于指示用于形成VDD和VSS的金属线的最小宽度。这种信息是预着色信息的类型。网表文件112以便于在半导体设计系统100的不同模块之间或者分开的半导体设计系统之间传递信息的格式存储使用原理图设计模块110生成的原理图信息和预着色信息。图4是将信息传递至网表文件(例如，网表文件112)的工艺流程图。在操作402中，网表文件112从原理图设计模块110接收原理图信息和预着色信息。通过参考字符指定由网表文件112接收的预着色信息。在操作404中，网表文件112将原理图信息和预着色信息编辑成便于原理图信息和预着色信息传递的格式。由于由参考符号指定预着色信息以允许在原理图信息和预着色信息之间区分不同模块或者半导体设计系统，所以该格式便于原理图信息和预着色信息的传递。图5是与图3的原理图相对应的网表文件的实例。在网表文件实例中‘*’是参考字符。在一些实施例中，参考字符是不同的字符。在一些实施例中，参考字符是字符组合。初始输入数据502指示以下信息与预着色信息有关。随后输入数据指示金属层、掩模编号以及相应的部件。例如，第一输入数据504“ColorM1group1：out+，out-”解释为使用掩模1(“group1”)形成在金属层1(“ColorM1”)中的部件out+和out-。第二输入数据506“ColorPOgroup1：M1，M2”解释为使用掩模1(“group1”)形成在多晶硅层(“ColorPO”)中的部件M1和M2。第三输入数据508“ColorPOgroup2：M3和M4”解释为使用掩模2(“group2”)形成在多晶硅层(“ColorPO”)中的部件M3和M4。第四输入数据510“VDDVSSwidth＞5μ”解释为部件VDD和VSS具有大于5μm(“width＞5μ”)的宽度。信息的准确语法仅用于清楚。本领域技术人员认识到语法能够改变。预着色信息提取模块114从网表文件112中提取预着色信息。在一些实施例中，预着色信息提取模块114识别参考字符并且基于参考字符的识别从网表文件112中提取预着色信息。在一些实施例中，预着色信息提取 模块114将提取的预着色信息传输到其他模块。在一些实施例中，预着色信息提取模块114将提取的预着色信息传输到其他半导体器件设计系统。在一些实施例中，例如布局设计模块116、LVS比较模块118、LPE模块120的其他模块含有预着色信息提取能力。图6是根据一个或多个实施例的由预着色信息提取模块114的执行实施的工艺600的流程图。在操作602中，预着色信息提取模块114接收网表文件112。在操作604中，预着色信息提取模块114基于参考字符识别网表文件112中的预着色信息。在操作606中，预着色信息提取模块114从网表文件112中提取预着色信息。在操作608中，预着色信息提取模块114存储用于传输到其他模块或者半导体器件设计系统的预着色信息。在一些实施例中，预着色信息提取模块114使用有线连接将预着色信息传输到其他模块或者半导体器件设计系统。布局设计模块116生成包括用于图案化晶圆以形成半导体器件的掩模的布局图案。在一些实施例中，用于图案化晶圆以形成半导体器件的掩模数目不止一个。在一些实施例中，布局工程师使用原理图信息和预着色信息制造布局图案。在一些实施例中，布局设计模块116包括CAD程序。通过使用原理图信息和预着色信息，布局设计模块116能够以减少由使用不同掩模的信息造成失配的方式将部件分配给特定掩模。预着色信息还向布局设计模块116提供有关部件所需尺寸的信息。图7是根据一个或多个实施例的由布局设计模块116的执行实施的工艺700的流程图。在操作702中，布局设计模块116从网表文件112接收原理图信息。在操作704中，布局设计模块116接收预着色信息。在一些实施例中，布局设计模块116通过使用识别参考字符以及提取预着色信息的内部功能从网表文件112接收预着色信息。在一些实施例中，布局设计模块116从预着色信息提取模块114接收预着色信息。在操作706中，布局设计模块116基于原理图信息和预着色信息生成包括用于图案化晶圆的掩模的布局图案。在操作708中，布局设计模块116将布局图案传输到其他模块或者半导体器件设计系统。在一些实施例中，布局设计模块116使用有线连接将布局图案传输到其他模块或者半导体器件设计系统。LVS比较模块118将对比半导体器件的原理电路设计与考虑预着色信息的布局图案进行比较。LVS比较模块118确定布局图案是否精确结合原理图信息和预着色信息。LVS比较模块118基于预着色信息对比原理电路设计的元件是否包括在特定掩模中。LVS比较模块118还使用预着色信息比较原理电路设计中识别的元件尺寸来确定布局图案的精确性。如果LVS比较工具118确定在布局图案中产生的误差，则将误差报告给布局工程师或者电路工程师。图8是根据一个或多个实施例的由LVS比较模块118的执行实施的工艺800的流程图。在操作802中，LVS比较模块118从网表文件112中接收原理图信息。在操作804中，LVS比较模块118接收预着色信息。在一些实施例中，LVS比较模块118通过使用识别参考字符以及提取预着色信息的内部功能从网表文件112接收预着色信息。在一些实施例中，LVS比较模块118从预着色信息提取模块114接收预着色信息。在操作806中，LVS比较模块118从布局设计模块116接收布局设计。在操作808中，LVS比较模块118确定在布局设计中是否存在误差。LVS比较模块118确定是否在原理图和考虑预着色信息的布局图案之间存在任何不一致。在操作810中，如果发现不一致，则LVS比较模块118向布局工程师和电路工程师报警。在一些实施例中，LVS比较模块118使用可视警报或者声音警报向布局工程师和电路工程师报警。在一些实施例中，LVS比较模块118使用电子邮件消息向布局工程师和电路工程师报警。LPE模块120使用预着色信息对于半导体器件的原理电路设计实施寄生电阻和电容仿真。LPE模块120预测半导体器件的运行状态。在包括多掩模的一些实施例中，LPE模块120结合来自不止一个掩模的信息来确定原理电路设计的元件的寄生电容和电阻。在一些实施例中，LPE模块120包括集成电路通用仿真程序(SPICE)。图9是根据一个或多个实施例由LPE模块120的执行实施的工艺900的流程图。在操作902中，LPE模块120从网表文件112接收原理图信息。在操作904中，LPE模块120接收预着色信息。在一些实施例中，LPE模块120通过使用识别参考字符以及提取预着色信息的内部功能从网表文件 112接收预着色信息。在一些实施例中，LPE模块120从预着色信息提取模块114接收预着色信息。在操作906中，LPE模块120使用预着色信息对于原理电路设计实施寄生电阻和电容仿真。在操作908中，LPE模块输出或者存储仿真结果。在一些实施例中，该结果被传输给电路工程师，因此电路工程师可以确定是否向改变电路图以满足质量控制标准。在与传统技术比较期间，半导体器件设计系统100消除了在布局设计与电路设计人工比较期间产生的错误。由于向LPE模块120提供了更多信息，所以半导体器件设计系统100还能够更精确模拟电路的功能。因此，由于提高了电路仿真的精确度，所以半导体器件设计系统100有助于降低成本和减少用于形成测试电路材料。图10是使用半导体器件设计系统100设计半导体器件的方法1000的流程图。方法1000开始于操作1002，在操作1002中开发了原理电路设计。使用原理图设计模块110开发原理电路设计。原理电路设计包括原理图信息和预着色信息。在操作1004中，含有预着色信息的原理电路设计传递给网表文件112。传递原理图包括将原理图信息和预着色信息传递给网表文件112。使用参考字符识别预着色信息。参考字符用作标识源以便于随后从网表文件112提取预着色信息。在任选操作1006中，从网表文件中提取预着色信息。使用预着色提取模块114从网表文件112中提取预着色信息。预着色提取模块114使用参考字符识别预着色信息。预着色提取模块114存储用于稍后传输的预着色信息或者将预着色信息立即传输给半导体器件设计系统100的其他部件。如果不使用任选操作1006，则布局设计模块116，LVS比较模块118或者LPE模块120中至少一个包括提取功能以识别网表文件112中的预着色信息并且从网表文件112中提取预着色信息。在操作1008中，基于原理电路设计和预着色信息开发布局图案。布局工程师使用布局设计模块116开发布局图案。在一些实施例中，布局图案包括不止一个掩模。预着色信息提供有关半导体器件的某些部件是否形成在公共掩模上的信息。预着色信息还提供了有关布局图中的部件尺寸的信 息。在操作1010中，使用预着色信息比较布局图案和原理电路设计。LVS比较模块118将布局图案与原理电路设计进行比较以确定布局设计的部件位于合适的掩模上并且部件的尺寸与预着色信息中提供的任何指令相符。在操作1012中，使用提取的预着色信息实施半导体器件的寄生仿真。用于实施半导体器件的功能的仿真的LEP模块120使用预着色信息。通过使用预着色信息，LEP模块120能够使用常规技术实施更精确的仿真。本说明书的一方面涉及半导体器件设计系统。半导体器件设计系统包括被配置成生成用于半导体器件的原理图信息和预着色信息的原理图设计模块。半导体器件设计系统还包括被配置成在非暂时性计算机可读介质上存储原理图信息和预着色信息的网表文件。布局设计模块被配置成基于原理图信息和预着色信息设计至少一个掩模。LVS比较模块被配置成使用预着色信息将至少一个掩模与原理图信息进行比较。本说明书的另一方面涉及设计半导体器件的方法。方法包括使用原理图设计工具生成原理图信息和预着色信息，并且将原理图信息和预着色信息存储在非暂时性计算机可读介质包括的网表文件中。方法还包括使用布局设计模块基于原理图信息和预着色信息设计至少一个掩模。方法还包括使用LVS比较模块用预着色信息将至少一个掩模与原理图信息进行比较。本说明书的又一方面涉及设计半导体器件的方法。方法包括使用原理图设计模块生成半导体器件的原理图。方法还包括将原理图分离为原理图信息和预着色信息并且将原理图信息和预着色信息存储在网表文件中。方法进一步包括使用提取模块从所述网表文件中提取预着色信息并且将提取的预着色信息传输到布局设计模块、LVS比较模块或者布局寄生提取模块中的至少一个。本领域技术人员容易看出所公开的实施例实现了上面提出的一个或者多个优点。在阅读了前面的说明书以后，本领域技术人员能够容易想到各种改变、等同替换以及如本文广泛公开的各种其他实施例。因此，仅通过包含在所附权利要求及其等同结构中的定义来限定上文所承认的保护。