一种电脑织机的准线程控制方法与流程

本发明涉及电脑织机技术领域，特别是涉及一种电脑织机的准线程控制方法。

背景技术：

目前，针织织机是成型针织机械的一大分支，而电脑针织织机简称电脑织机，集成了机械、电子、自控、针织工艺等技术为一体，可以编织复杂的毛衫组织。电脑织机编织毛衫采用纬编工艺，用一根或多根纱线沿布面的织向顺序成圈。

一般的，采用标准线程控制方式对电脑织机进行控制，标准线程控制的效果应用对象，通常是非自控系统，或大型控制设备的分级子系统，其主处理器多为高性能多核CPU，分级子系统的处理器，与标准服务函数库的匹配程度，对整体性能有较大影响，而且多线程可以并发，但必须有相应硬件保障，线程本身就是程序执行流中的最小单元，标准线程是独立调度和分配的基本单元，所以标准线程控制不能达到很好的控制效果及性能要求，工作效率较低。

技术实现要素：

本发明的目的是提供一种电脑织机的准线程控制方法，以实现达到更好的控制性能，提升工作效率。

为解决上述技术问题，本发明提供一种电脑织机的准线程控制方法，该方法包括：

主线程通过总线与从控协处理器进行交互，获取准线程创建的激励条件，并辅助准线程对执行单元进行IO级控制；

主线程在机头静止时，从机头编码器位置中断服务程序，获取主控MCU对机头控制的CAN通道的控制权及报警状态识别的控制权；

当机头受控主动运行时，主线程将返还机头控制的CAN通道的 控制权及报警状态识别的控制权至主控MCU。

优选的，所述方法还包括：

当机头离开编织区至回转前，机头各联动部件动作及针床织移的控制线程开启；

机头起停调速控制线程；所述控制线程包括报警输入检测线程，错误处理线程，每行联动部件动作数据预处理线程，系统掉电数据保护线程及非运行状态的机器调试线程。

优选的，所述方法还包括：

扫描从控协处理器内部的中断箱及主控MCU的CAN中断标记，获得新的中断向量；

将新的中断向量和前次主线程执行，对未处理完的中断向量进行比较，根据互斥、排他及归一的业务原则，确定本次需要响应的中断向量，并建立对应准线程的数据结构。

优选的，所述建立对应准线程的数据结构之后，还包括：

根据本次主线程需要响应的中断向量，使准线程处于就绪状态，或根据排他业务原则，使前次主线程已经创建，但未撤销的准线程，变更为撤消状态；

对本次主线程执行所需加载执行的准线程进行优先级排序，并获得准线程执行计数。

优选的，所述对本次主线程执行所需加载执行的准线程进行优先级排序，并获得准线程执行计数之后，还包括：

对于本次未执行完的准线程，保存线程控制单元中的数据；

执行完毕的准线程被撤销，并初始化对应数据结构，清除各中断对应标记。

优选的，所述对应标记包括被业务规则屏蔽、未被创建准线程的中断向量。

本发明所提供的一种电脑织机的准线程控制方法，主线程通过总线与从控协处理器进行交互，获取准线程创建的激励条件，并辅助准线程对执行单元进行IO级控制；主线程在机头静止时，从机头编码 器位置中断服务程序，获取主控MCU对机头控制的CAN通道的控制权及报警状态识别的控制权；当机头受控主动运行时，主线程将返还机头控制的CAN通道的控制权及报警状态识别的控制权至主控MCU。可见，准线程控制需要类同协处理器的硬件单元，辅助MCU进行主控，如实现各准线程IO级的时序逻辑驱动和采样等，硬件选型配置比较灵活便利，准线程控制完成自控系统对执行机构即电脑织机的运动控制的一种实现模式，该模式针对运动控制特征，将各准线程排序、调度，按系统业务规则进行运动控制，利用从协处理器辅助实现多路并发的IO级时序逻辑控制，以达到更好的控制效果及性能要求，如此实现达到更好的控制性能，提升工作效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明所提供的一种电脑织机的准线程控制方法的流程图；

图2为准线程控制中主控MCU的流程示意图；

图3为主控MCU准线程控制的调度示意图。

具体实施方式

本发明的核心是提供一种电脑织机的准线程控制方法，以实现达到更好的控制性能，提升工作效率。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有 做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明所提供的一种电脑织机的准线程控制方法的流程图，该方法包括：

S11：主线程通过总线与从控协处理器进行交互，获取准线程创建的激励条件，并辅助准线程对执行单元进行IO级控制；

S12：主线程在机头静止时，从机头编码器位置中断服务程序，获取主控MCU对机头控制的CAN通道的控制权及报警状态识别的控制权；

S13：当机头受控主动运行时，主线程将返还机头控制的CAN通道的控制权及报警状态识别的控制权至主控MCU。

以上方法中，准线程控制需要类同协处理器的硬件单元，辅助MCU进行主控，如实现各准线程IO级的时序逻辑驱动和采样等，硬件选型配置比较灵活便利，准线程控制完成自控系统对执行机构即电脑织机的运动控制的一种实现模式，该模式针对运动控制特征，将各准线程排序、调度，按系统业务规则进行运动控制，利用从协处理器辅助实现多路并发的IO级时序逻辑控制，以达到更好的控制效果及性能要求，如此实现达到更好的控制性能，提升工作效率。

具体的，所述方法还包括：

S21：当机头离开编织区至回转前，机头各联动部件动作及针床织移的控制线程开启；

S22：机头起停调速控制线程；所述控制线程包括报警输入检测线程，错误处理线程，每行联动部件动作数据预处理线程，系统掉电数据保护线程及非运行状态的机器调试线程。

所述方法还包括：

S31：扫描从控协处理器内部的中断箱及主控MCU的CAN中断标记，获得新的中断向量；

S32：将新的中断向量和前次主线程执行，对未处理完的中断向量进行比较，根据互斥、排他及归一的业务原则，确定本次需要响应 的中断向量，并建立对应准线程的数据结构。

其中，所述建立对应准线程的数据结构之后，根据本次主线程需要响应的中断向量，使准线程处于就绪状态，或根据排他业务原则，使前次主线程已经创建，但未撤销的准线程，变更为撤消状态；对本次主线程执行所需加载执行的准线程进行优先级排序，并获得准线程执行计数。

其中，所述对本次主线程执行所需加载执行的准线程进行优先级排序，并获得准线程执行计数之后，对于本次未执行完的准线程，保存线程控制单元中的数据；执行完毕的准线程被撤销，并初始化对应数据结构，清除各中断对应标记。

其中，所述对应标记包括被业务规则屏蔽、未被创建准线程的中断向量。

详细的，准线程需要类同协处理器的硬件单元，辅助MCU进行主控，如实现各准线程IO级的时序逻辑驱动和采样等，硬件选型配置比较灵活便利。准线程不仅创建和撤销，在主线程内，而且三种基本状态也离不开主线程的运行；准线程控制模式即利用上述嵌入式技术手段，完成自控系统对执行机构运动控制的一种实现模式。该模式用从上至下的设计方法，针对运动控制特征，划分各层级控制事件，即任务或者准线程，并通过同步单位如时间、位置或者计数，将各准线程排序、调度，按系统业务规则进行运动控制。通常需要利用协处理器辅助实现多路并发的IO级时序逻辑控制，或多路输入采样例如电流检测和信号扫描，以达到更好的控制效果及性能要求。

图2为准线程控制中主控MCU的流程示意图，其中，主线程为15ms重复加载的系统定时中断服务程序；各准线程以主线程为实现载体，具备创建、就绪或阻塞、运行、撤销，几个标准状态，并与主线程共享线程控制单元的数据结构；主线程与比其优先级高的机头编码器位置中断服务程序，共享部分数据结构，并借助数据访问保护，交换部分功能的掌控权；主线程也可与相对优先级较低的系统主函数，共享部分数据结构，并借助数据访问保护，命令主函数后台预处理控 制数据；主线程通过总线A与从控协处理器a进行交互，可保障获取准线程创建的部分激励条件，并可辅助实现准线程对应执行单元IO级的控制；主线程在机头静止，或人工推动机头运行时，从机头编码器位置中断服务程序，获取MCU对机头控制的CAN通道N的控制权，及报警状态识别的控制权，而当机头受控主动运行时，将返还上述控制权。

主线程内包含的准线程包括：机头离开编织区至回转前，机头各联动部件动作及针床织移的控制线程开始执行；机头起停调速控制线程，例如报警输入检测，及错误处理线程；每行联动部件动作数据预处理线程；系统掉电例如动力电断但UPS提供信号电，数据保护线程；非运行状态的机器调试线程等。

图3为主控MCU准线程控制的调度示意图，可知，机头编码器中断服务程序，将补偿后的逻辑针位作为计数中断的预置判据，再配合8段选针的硬件保障，通过控制图2中后级硬件的传输延时，方可使准线程控制模式得以应用。

从控MCU的准线程中，主控MCU通过CAN总线发出选针指令，再由MCU(B)解析转发，使b(X)进行IO级控制的指令传输延时，要小于最短针位间隔时间1.51ms，且基本固定。在CAN接收中断服务程序中，进行选针指令转发，是保障选针时间间隔线性的重要条件。

CAN接收中断的过程为:接收、解析通讯数据；向从控协处理器b(X)发送选针命令；根据接收数据，创建准线程数据结构。准线程调度定时中断的过程为：根据业务规则标记准线程就绪、阻塞、撤销状态。与主线程内执行的准线程，设有数据保护关系，以防止竞争冒险。主线程的过程为：准线程执行；准线程撤销；与准线程调度定时中断，存在数据保护机制，以防止竞争冒险。

MCU(B)主线程内的准线程包括：机头离开编织区至回转前，机头各工位电磁铁和步进电机，为下行编织准备的联动控制线程；在设备调试状态下，机头各执行部件独立动作的控制线程；机头部分配有传感器的机构到位检测线程；机头部件联动顺序表传输及数据预处理 线程。

MCU(C)的准线程调度方式类同图MCU(B)，但无选针功能。

为了实现准线程控制模式，从控协处理器承担了辅助控制任务：伺服步进驱动器脉冲调速辅助控制。由于拉杆启动设备或机头回转升速，主线程创建了起动升速调速准线程。在S_Thread_Execute()函数中，该准线程执行，只需主控MCU通过总线A，对从控协处理器a按协议标明机头目标控制速度对应的控制曲线表的偏移位置。从控协处理器a将自动按其内部预存的调速表，对伺服器发送调速脉冲。若升至目标速度时，机头未进入回转降速区，则主控MCU对升速调速不再干预；若到达目标速度前，机头进入回转降速区，则主控MCU将更改对a的调速命令，即编码器中断服务程序根据降速区对应的针位，指定a在相应速度台阶点对驱动器进行调速控制，直至机头停止运行。

当从控协处理器控制双力矩电机，应用于粗针距电脑织机的牵拉力装置时，为了能保持两路力矩电机的电磁转矩基本平衡，需要利用拉力传感器，和A/D转换器，辅助从控协处理器及MCU构建力矩反馈控制闭环。MCU在对应准线程中，可以应用PI及PD的控制方法，分别进行调压控制。而对于细针距配置机型，单力矩电机的牵拉装置基本符合需求。

用从控协处理器FPGA或CPLD模拟多路时序信号发生器，通过输出定时宽脉冲控制驱动MOS的通断，以满足电磁铁动作要求。由于电源系统对瞬时最大峰值电流I_max有限流保护，所以FPGA或CPLD需要限定瞬时可导通的最多驱动通路。借助基频同步计时的方式，相关电磁铁驱动MOS的开关控制时间点，可以被顺序排列到重载分段计时器中，并按先入先出的时序执行。

FPGA或CPLD具有同时处理并发时序逻辑的硬件构架，通过设定满足精度要求的采样基频，此类可编程器件能实时扫描多路输入引脚中断信号源的变化。当电平或边沿触发类型的中断信号源，被用FPGA或CPLD实现的从控协处理器以扫描基频去抖后，其真实的变 化状态将被记录在从控协处理器的中断箱。参考图3，MCU主线程重载时间为15ms，而最短针位中断时间为1.51ms，无论是在主线程或针位中断内，MCU都可借助访问中断箱，获取大多数需要响应的中断向量信息。而从控协处理器，将根据准线程状态，辅助MCU对中断箱内的中断向量予以更新。

本发明所提供的一种电脑织机的准线程控制方法，主线程通过总线与从控协处理器进行交互，获取准线程创建的激励条件，并辅助准线程对执行单元进行IO级控制；主线程在机头静止时，从机头编码器位置中断服务程序，获取主控MCU对机头控制的CAN通道的控制权及报警状态识别的控制权；当机头受控主动运行时，主线程将返还机头控制的CAN通道的控制权及报警状态识别的控制权至主控MCU。可见，准线程控制需要类同协处理器的硬件单元，辅助MCU进行主控，如实现各准线程IO级的时序逻辑驱动和采样等，硬件选型配置比较灵活便利，准线程控制完成自控系统对执行机构即电脑织机的运动控制的一种实现模式，该模式针对运动控制特征，将各准线程排序、调度，按系统业务规则进行运动控制，利用从协处理器辅助实现多路并发的IO级时序逻辑控制，以达到更好的控制效果及性能要求，如此实现达到更好的控制性能，提升工作效率。

以上对本发明所提供的一种电脑织机的准线程控制方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。