用于控制链路电力状态的方法和装置与流程

1.技术领域

实施例可以涉及链路电力状态和/或链路电力管理。

2.

背景技术：

电子系统(如网络系统、计算机系统和移动终端)可以由出于各种目的而彼此通信的组件组成。可以使用外围组件互连(pci)或外围组件互连高速(pcie)来提供通信。互连组件的链路可以提供用于传递数据的机制。作为一个示例，pci高速(或pcie)是基于点到点拓扑的高速串行扩展总线标准，其中单独的串行链路将每个pcie设备连接到主机设备(如另一个pcie设备)。

附图说明

可以参照以下附图对安排和实施例加以详细的描述，在附图中，相同的参考号指代相同的要素，并且在附图中：

图1是简图，示出了根据示例安排的处理器的操作状态(随时间推移)以及pcie链路的操作状态(随时间推移)；

图2是简图，示出了根据示例实施例的处理器的操作状态(随时间推移)以及pcie链路的操作状态(随时间推移)；

图3a示出了根据示例实施例的电子系统；

图3b示出了根据示例实施例的片上系统；

图4是流程图，示出了根据示例实施例的链路电力管理操作；

图5是流程图，示出了根据示例实施例的链路电力管理操作；并且

图6示出了根据示例安排的电子系统。

具体实施方式

在以下详细描述中，相同的数字和字符可以用来指代不同附图中完全相同、相应的和/或相似的部件。进一步，在接下来的详细描述中，可以提供示例尺寸/模型/值/范围，虽然实施例并不限于此。为了描述示例性实施例提出了具体细节，对于本领域的技术人员显而易见的是，实施例可以不用这些具体细节来实践。

可以关于两个pcie设备之间的pcie链路来描述实施例。pcie设备可以是pcie端点、开关设备、pcie根复合体设备等。在下文中，所述pcie链路可以被描述为在处理器(即，上游设备)与下游设备之间。还可以提供其他类型的链路和/或设备。

实施例可以适用于电子系统和/或电子设备。电子系统和/或电子设备可以是以下各项中的任何一项：移动终端、移动设备、移动计算平台、移动平台、服务器、膝上型计算机、平板计算机、超移动个人计算机、移动互联网设备、智能电话、个人数字助理、显示设备、电视机(tv)等。

实施例可以涉及电子系统和/或电子设备(也可以被称为平台)。所述平台可以包括硬件和软件。处理器可以是所述平台的组件。

实施例可以包括两个设备(如pcie设备与主机设备(同样是pcie设备))之间的外围组件互连(pci)高速(pcie)链路。所述pcie设备可以被认为是下游设备，并且所述主机设备可以被认为是上游设备。每个pcie设备可以包括pcie端口。

pcie设备可以经由所述链路(或所述互连)进行通信。所述链路是两个pcie端口之间的点对点通信信道，允许所述端口发送/接收pci请求(配置读/写、输入/输出(i/o)读/写、存储器读/写)和中断。例如，两个设备之间的所述pcie链路可以包括1到32个通道。通道可以包括两个差分信令对：第一对用于接收数据，并且第二对用于发送数据。还可以提供其他数目的通道。

所述pcie链路可以利用在链路(或互连)不活动时降低功耗的链路(或活动)状态电力管理。链路状态电力管理可以是pci高速活动状态电力管理(aspm)的一部分。例如，当所述链路不传递数据时，所述pcie设备的链路状态可以从l0(on)转换为l1(关闭)。当数据可用于在所述链路上传递时，所述硬件可以自动转换回l0。

l1是具有低退出延时的链路状态。l1状态(或l1电力状态)可以降低功耗，并且可以在pcie设备意识到没有未完成请求和/或未决事务时被请求。l0是具有非常低的退出延时的链路状态。l0状态(或l0电力状态)可以减少在链路活动之间的短间隔期间的损耗。

实施例也可以适用于控制除l1之外的pcie电力和性能状态。例如，实施例可以适用于pciel1(及所有子状态)、pciel2/l3就绪状态、pciel2状态和/或pcie动态链路宽度(dlw)等等。

作为一个示例，dlw是能够动态地重新配置pcie链路的宽度的能力。可以将x8pcie设备动态配置为仅使用8个通道中的4个。可以执行链路缩减以节省电力。

以下可以关于l1链路状态来描述安排和实施例。然而，实施例也可以适用于l0状态和/或其他电力或性能状态。

当没有未完成请求或未决事务时，可以在pcie链路上激活l1状态。使用l1状态的一个优点是在空闲链路上节省电力。然而，使用l1状态的一个缺点是从l1状态中退出的时间量(即，退出延时)。l1退出延时可能导致事务响应时间增加。

当下游设备(如pcie设备)已经空闲了规定的时间量时，可以由所述下游设备发起进入l1状态。pcie设备可以是许多不同设备中的任何一个，如网络存储设备、电力管理设备、网卡、网络控制器(即卡)、存储控制器、图形控制器、管理控制器等。作为一个示例，当所述pcie设备已经空闲了规定时间(例如32纳秒)时，下游设备可以提供l1状态请求(或l1请求)。所述规定时间可能是不同的时间量。

所述主机设备(或上游pcie设备)可以在所述链路上接收对l1状态的请求，并且所述主机(或上游pcie设备)可以接受(授权)或否决(拒绝)l1请求。所述主机设备可以包括芯片组或中央处理单元(cpu)中的pcie根复合体设备。所述主机设备可以是服务器和/或处理器(或cpu)。在不利的安排中，进入l1状态的时间量(即，l1进入)和退出l1状态的时间量(即，l1退出)可以独立于所述主机设备(如处理器)上的活动而发生。

一个缺点可能是频繁的短活动的时间段，之后是pcie设备的短的不活动的时间段。这样可能导致大量的l1退出以及事务响应时间的不可接受的增加。

安排可以禁用进入l1状态的能力(针对pcie)，以便避免延时影响。虽然禁止使用l1状态可以消除延时的影响，但是l1状态的禁用可能会增加平台空闲电力。(来自禁用l1状态的)电力增加可能来自所述pcie链路，并且基于可能没有达到其最低空闲电力状态的其他平台组件(如处理器和平台控制器中枢)，直到所有下游设备都处于l1状态。禁止使用l1状态可能在空闲或活动时增加平台电力。禁止使用l1状态可能会增加所述平台(或处理器)的电力，但也可能会增加设备电力并阻止存储器稳压器(vr)切相。

处理器(或平台)可能有能力在任何时候判定l1状态是否具有影响性能的可能。处理器(或平台)还可以判定l1退出延时是否可以隐藏在其他电力管理行为(如c状态唤醒事件)之后。例如，当处理器(或平台)上的多个资源从空闲状态转换到活动状态时，可能发生c状态唤醒事件。在恢复执行之前可以在c状态唤醒事件之后采取行动。如果这些行动的延时超过了l1退出延时，则可能会基于其他行动而隐藏l1退出延时。

所述处理器(或平台)可以基于全局空闲状况或存在于所述处理器和/或平台上的平台活动的其他指标进行确定。例如，当平台的组件能够进入c状态(或平台c状态)时，可能存在全局空闲状况(或平台活动的其他指标)。例如，当平台能够进入c状态(或平台c状态)时，平台不处理的事务可能都处于非活动状态(或非活动状况)。在这种情况中的l1退出延时可能隐藏在其他平台行动之后，如斜坡电压或唤醒存储器和核。

实施例可以使用全局空闲状况信息以确定pciel1状态(或pciel1电力状态)的使用。实施例还可以使用平台活动的信息或其他指标来确定pciel1状态的使用。

实施例可以提供用于控制链路电力状态的高性能方法。实施例可以将l1状态(或pciel1电力状态)的使用(或拒绝使用)限制到仅l1状态不会影响封装性能(或系统性能)的时间段。实施例可以提供pciel1状态的空闲电力益处，而不会对性能产生影响。

实施例可以确定耦合至链路的第一设备(如处理器或平台)的状况。所述第一设备可以从第二设备(即，下游设备)接收到针对特定链路状态的请求。所述第一设备可以基于所述第一设备的所述确定的状况来确定所述链路的电力状态。例如，所述第一设备可以基于所述第一设备的所述确定的空闲状况来确定所述链路的断电状态。另一方面，所述第一设备可以基于所述第一设备的至少一个组件的所述确定的活动状况来确定所述链路的通电状态。

所述主机设备可以是处理器(或中央处理单元(cpu))。可以在所述平台(或处理器)内提供微代码(或cpu微代码)硬件、电路和/或逻辑，用于在基于全局空闲状况或平台活动(或处理器活动)的其他指标而使用(或不使用)l1状态时进行协调。作为一个示例，可以在所述处理器的微控制器内提供微代码、硬件、电路和/或逻辑。所述微控制器可以通过监视全局空闲状况(或平台活动的其他指标)并如与其他处理器以及平台控制器中枢(pch)和/或芯片组一起协商c状态来进行操作。最后，如果来自所述上游设备的所有链路都进入l1状态，则所述微控制器(或cpu)可以采取额外的行动来节省电力(即进入更深的c状态)。然而，当全局空闲状况(或其他指标)不再存在(即，退出c状态)时，微控制器(或cpu)可以通过将上游组件(如处理器)配置为否决来自所述下游设备的l1请求。

可以通过微代码、硬件、电路和/或逻辑全部或部分地实现控制机制。

在耦合至下游设备和上游设备(如处理器)的pcie链路的至少一个实施例中，微代码、硬件、电路和/或逻辑可以使得使能(允许)或禁用(拒绝)在所述主机设备(或上游组件，如处理器)中使用l1状态。在耦合至下游设备和上游设备(如cpu)的pcie链路的至少一个实施例中，微代码、硬件、电路和/或逻辑可以使得使能(允许)或禁用(拒绝)在所述处理器中使用l1状态。基于由所述处理器(或cpu)提供的全局空闲进入和/或退出消息，可以使所述处理器知道使用l1状态。

图1是简图，示出了根据示例安排的处理器的操作状态(随时间推移)以及pci链路的操作状态(随时间推移)。也可以提供其他安排。

图1示出了处理器在活动状态(或活动状况)与非活动状态(或空闲状况)之间变化的操作状态。图1示出了：活动状态是在y轴上较高的状态(或在图1中被展示为更高的状态)，并且所述空闲状态是在y轴上较低的状态(或在图1中展示为较低的状态)。

图1还示出了pci链路在活动状态(或活动状况)与非活动状态(或空闲状况)之间变化的操作状态。图1示出了：活动状态是在y轴上较高的状态(或在图1中被展示为更高的状态)，并且所述空闲状态是在y轴上较低的状态(或在图1中被展示为较低的状态)。

图1示出了所述pci链路处于活动状态(或活动状况)。例如，图1示出了：所述处理器在时间段21期间处于活动状态(或活动状况)，在时间段30中的处于非活动状态(或非活动状态)，并且在时间段41期间处于活动状态。所述非活动状态也可以称为空闲状态或空闲状况。

图1还示出了：在所述处理器处于活动状态时(例如在时间段21)时，所述pci链路可以在不同时间点(如时间段22、24和26)处于空闲状态(或空闲状况)。图1还示出了：在所述处理器处于活动状态时(例如在时间段41)时，所述pci链路可以在其他时间点(如时间段42、44、46、48、52、54、56和58)处于空闲状态(或空闲状况)。

图1还示出了所述pci链路的l1状态进入可以独立于所述处理器的活动。因此，在所述处理器活动时l1频繁退出pci链路可能会对性能产生影响。

图2是简图，示出了根据示例实施例的处理器的操作状态(随时间推移)以及pci链路的操作状态(随时间推移)。还可以提供其他实施例和配置。

图2示出了处理器在活动状态(或活动状况)与非活动状态(或空闲状况)之间变化的操作状态。图2示出了：所述活动状态是在y轴上较高的状态(或在图2中被展示为更高的状态)，并且所述空闲状态是在y轴上较低的状态(或在图2中被展示为较低的状态)。

图2还示出了pci链路在活动状态(或活动状况)与非活动状态(或空闲状况)之间变化的操作状态。图2示出了：所述活动状态是在y轴上较高的状态(或在图2中被展示为更高的状态)，并且所述空闲状态是在y轴上较低的状态(或在图2中被展示为较低的状态)。

图2示出了：所述处理器在时间段21期间处于活动状态(或活动状况)，在时间段30中的处于非活动状态(或非活动状态)，并且在时间段41期间处于活动状态(或活动状况)。图2还示出了在时间段30期间在时间点29与时间点31之间发生非活动状态(或非活动状况)。

实施例可以确定在时间点29与时间点31之间发生全局空闲状况(或平台活动的其他指标)。例如，所述处理器的活动在时间点29与时间点31之间可能是不活动的(或空闲状况)。实施例可以允许在时间点29与时间点31之间(当全局空闲状况或其他指标存在时)进入l1状态。实施例还可以仅在全局空闲状况(或其他指标)期间允许进入l1状态，如当所述封装(或系统)能够进入c状态(或平台c状态)时。

在此示例安排中，所述下游设备可以在时间段22、24、26(当所述下游设备空闲时)请求进入l1状态。然而，由于所述处理器在时间段21期间是活动的(或活动状况)，所以所述上游设备可能不授权l1状态进入请求。

类似地，所述下游设备可以在时间段42、44、46、48、52、54、56和58(当所述下游设备空闲或处于空闲状况时)请求进入l1状态。然而，由于所述处理器在时间段41期间是活动的(或活动状况)，所以所述上游设备可能不授权l1状态进入请求。

图2示出了：当所述处理器活动(如在时间段21和41期间)时，l1状态请求被拒绝，并且相应的pcie链路保持在l0状态。也就是说，所述下游设备可以请求l1状态(在时间段21和41期间)，但是当所述上游设备是活动的(或活动状况态)时，l1状态请求被拒绝。

图3a示出了根据示例实施例的电子系统。还可以提供其他实施例和配置。图3也可以被称为平台和/或电子设备。

所述电子系统(或平台)示出了：第一处理器100(或cpu)、下游设备125(或多个下游设备)、平台控制器中枢(pch)150(或芯片组)、下游设备160(或多个下游设备)、第二处理器170(或cpu)以及下游设备180(或多个下游设备)。还可以提供所述系统(或平台)的其他配置。

处理器100可以被称为第一设备，并且所述下游设备之一可以被称为第二设备。

pcie互连130(具有链路)耦合在处理器100与下游设备125之间。pcie互连165(具有链路)耦合在平台控制器中枢(pch)150(或芯片组)与下游设备160之间。pcie互连190(具有链路)耦合在处理器170与下游设备180之间。还可以提供其他配置。

pcie互连130可以包括在处理器100与所述一个或多个下游设备125之间的一个或多个链路(pcie链路)。pcie互连165可以包括在平台控制器中枢(pch)150(或芯片组)与所述一个或多个下游设备160之间的一个或多个链路(pcie链路)。pcie互连190可以包括在处理器170与所述一个或多个下游设备180之间的一个或多个链路(pcie链路)。

处理器100可以是中央处理单元(cpu)。处理器100可以包括pcie根复合体设备110和微控制器120。pcie根复合体设备110可以代表处理器100来生成事务请求。作为一个示例，pcie复合设备110可以是pci控制器。

pcie根复合体设备110可以包含一个或多个pcie端口以耦合至互连130的pcie链路(或链路)。pcie根复合体设备110可以允许(或授权)pciel1状态请求并拒绝pciel1状态请求。

处理器100可以通过链路171耦合至所述处理器。处理器170可以是cpu。处理器170可以包括微控制器175和pcie根复合体设备178。pcie根复合体设备178可以代表处理器170来生成事务请求。作为一个示例，pcie根复合体设备178可以是pci控制器。pcie根复合体设备178可以包含一个或多个pcie端口以耦合至互连190的pcie链路(或链路)。pcie根复合体设备178可以允许(或授权)pciel1状态请求并拒绝pciel1状态请求。

处理器100还可以经由第一链路142和第二链路144耦合至平台控制器中枢(pch)150(或到芯片组)。

pch150可以包括设备152(在pch150内)、微控制器154以及pcie根复合体设备156(或pci控制器)。pch150或芯片组可以包括pcie设备(如设备152)。例如，pcie设备152可以经由第一链路142直接耦合至(处理器100的)pcie根复合体设备110。pcie设备152可以是(pch或芯片组中的)集成网络控制器。pch150还可以使用第二链路144与处理器100通信数据。

图3b示出了根据示例实施例的片上系统(soc)。还可以提供其他实施例和配置。片上系统(soc)可以是电子系统的组件或电子设备。

片上系统(soc)200可以包括硅芯片，并且可以包括设在硅芯片上的多个知识产权(ip)块。soc200可以是将电子系统的组件集成到单个硅芯片中的集成电路(ic)。soc200可以包含数字、模拟、混合信号和射频功能。soc200可以包括硬件(处理器、控制器、存储器、电压调节器等)以及用于控制所述硬件的软件。

作为一个示例并且为易于描述，图3b示出了soc200包括处理器100、处理器控制器中枢(pch)150以及处理器170。例如，soc200还可以包括输入/输出(i/o)202的ip块和图形204的ip块。可以使用其他ip块，如用于音频、成像、视频等的ip块。

图3b示出了位于芯片外下游设备的pcie设备的soc200也可以设在soc200之外。例如，下游设备125可以经由pcie链路耦合至soc200，下游设备180可以经由pcie链路耦合至soc200，并且下游设备160可以经由pcie链路耦合至soc200。

在至少一个实施例中，所述soc可以耦合至使用pcie协议进行耦合的多芯片封装(mcp)(具有所述pcie设备)。在至少一个实施例中，所述soc可以将所述pcie设备集成到与所述soc相同的裸片上，并且所述pcie设备可以使用pcie协议(包括l1)进行连接。

图4和图5涉及链路电力管理操作。为了便于描述，将关于图3a所示的电子系统(或平台)来描述这些操作。图4示出了：当满足全局空闲状况(如处理器100处于空闲状况)时可以进行一系列操作。

图4是流程图，示出了根据示例实施例的链路电力管理操作。还可以提供其他操作、操作顺序和实施例。下面的流程图可以涉及电子系统，如包括附接至pcie链路的处理器的系统和/或包括附接至pcie链路的平台控制器中枢(pch)或芯片组的系统。

图4的链路电力管理操作涉及处理器100处于全局空闲状况(即，所述处理器处于空闲状况或非活动状态)。图5的链路电力管理操作涉及处理器100不再处于全局空闲状况(即，所述处理器处于活动状况或状态)。

可以基于特定系统(或平台)来预定全局空闲状况。全局空闲状况可以是当一个或多个平台资源同时空闲(或同时处于空闲状况)时。作为一个示例，当平台的所有核同时空闲时，当所有核和存储器同时空闲(或同时处于空闲状况)时和/或当所有核、存储器和芯片组同时空闲(或同时处于空闲状况)时，可能发生全局空闲状况。全局空闲状况的标准可能因系统(或因平台)而异。

如图4所示，在操作250中，可以提供全局空闲状况。例如，当针对处理器100的核的活动停止(或空闲)时，可能发生这种情况。如上所讨论的，基于其他标准可能发生全局空闲状况。当处理器100(或平台)空闲时，可能发生全局空闲状况。

可以确定耦合至链路的处理器100(或第一设备)的状况。(处理器100的)微控制器120可以确定处理器100处于空闲状况(或不活动)。作为一个示例，微控制器120可以确定所述平台准备就绪用于进入c状态(如进入封装c状态)。当确定是全局空闲状况时，可以提供其他具体行动。

在操作252中，基于全局空闲状态，微控制器120可以使能(允许)pciel1状态的使用。微控制器120可以向处理器100的pcie根复合体设备110提供使能信息。

在操作253中，下游设备125之一可以请求pciel1状态。例如，下游设备125之一可以向处理器100提供对pciel1状态的请求(或pciel1状态请求)。当下游设备125被确定为已经空闲了规定时间量时，可以提供所述请求。操作253涉及pcie设备向上游设备提供请求，所述上游设备如处理器(用于附接至链路的处理器)、pch(用于附接至链路的pch)等。所述处理器(或第一设备)可以从所述下游设备(或第二设备)接收到针对特定链路状态的请求。

在操作254中，所述上游组件可以授权pciel1状态请求(由下游设备125发送)。例如，由于存在全局空闲状况，pcie根复合体设备10可以授权(允许)来自下游设备125之一的l1状态请求。

处理器100可以基于所述处理器(或第一设备)的所确定的状况来确定所述链路的电力状态。作为一个示例，处理器100可以基于所述处理器(或第一设备)的所述确定的空闲状况来确定所述链路的电力状态。

微控制器120可以在操作255中向pch150指示c状态进入(或封装c状态进入)。操作255可以在处理器100(或封装)要进入c状态(或封装c状态)的任何时间发生。

在操作256中，(pch150的)微控制器154可以使能pcil1状态的使用。微控制器154可以向(pch150的)pcie根复合体设备156提供使能信息。

在操作257中，下游设备160之一可以请求pciel1状态。例如，下游设备160之一可以向pch150提供对pciel1状态(或pciel1状态请求)的请求。当下游设备160被确定为已经空闲了规定时间量时，可以提供所述请求。

在操作258中，所述上游组件(如pci根复合体设备156)可以授权(允许)pciel1状态请求(由下游设备160发送)。例如，pcie根复合体设备156可以授权(允许)来自下游设备160之一的l1状态请求。

在操作259中，处理器100的微控制器120可以执行进入更深c状态的操作。例如，组件可能进入更深的c状态(例如较深的封装c状态)。作为一个示例，进入封装c状态可以包括一组节省电力的行动(如在所述平台上节省电力)。

在图4的操作期间的任何时间，处理器100可以进入活动状态(或活动状况)。例如，在c状态(诸如封装c状态)中，pcie设备的活动可能导致中断，这样可能导致唤醒处理器100。当恢复活动时，不再满足全局空闲状态，并且可以执行图5所示的操作。

图5是流程图，示出了根据示例实施例的链路电力管理操作。还可以提供其他操作、操作顺序和实施例。所述流程图可以涉及电子系统，如包括附接至pcie链路的处理器的系统和/或包括附接至pcie链路的平台控制器中枢(pch)或芯片组的系统。

图5的链路电力管理操作涉及不再处于全局空闲状态的处理器100(或第一设备)(即，处于活动状态的处理器)。

如图5所示，在操作300中，可以提供中断条件。例如，当针对处理器100的至少一个核的活动发生时，可能发生这种情况。作为一个示例，可以向处理器提供指示已经发生事件并且需要进行处理的中断信号。可以由所述处理器接收中断，并且可能使至少一个核心唤醒(即，从空闲转换到活动状态)。可以由网络控制器、存储控制器等生成这种中断。当处理器100(或平台)处于活动(如至少一个核处于活动状况)时，可能会发生缺少全局空闲状况。

在操作301中，微控制器120可以执行退出c状态(如封装c状态)。微控制器120可以采取行动将所述处理器(或平台)从全局空闲状况(或状态)转换到活动状况(或状态)相关联的行动(唤醒至少一个核，唤醒平台互连，向高速缓存恢复供电，唤醒存储器等)。唤醒可以指将资源从空闲状况转换到活动状况。

在操作302中，微控制器120可以禁用使用pciel1状态。微控制器120可以向(处理器100的)pcie根复合体设备110提供禁用信息。

在操作303中，下游设备125之一可以请求pciel1状态。例如，下游设备125之一可以向处理器100提供对pciel1状态的请求(或pciel1状态请求)。当下游设备125被确定为已经空闲了规定时间量时，可以提供所述请求。操作303涉及pcie设备向上游设备提供请求，所述上游设备如处理器(用于附接至链路的处理器)、pch(用于附接至链路的pch)等。

在操作304中，所述上游组件可以拒绝pciel1状态请求(由下游设备125发送)。例如，pcie根复合体设备110可以拒绝(来自下游设备125之一的)l1状态请求。

微控制器120可以在操作305中向pch150(或其他组件)指示c状态退出(或封装c状态退出)。操作305可以在处理器100(或平台)要退出c状态(或封装c状态)的任何时间发生。

在操作306中，(pch150的)微控制器154可以禁用pcil1状态的使用。微控制器154可以向(pch150的)pcie根复合体设备156提供禁用信息。

在操作307中，下游设备160之一可以请求pciel1状态请求。例如，下游设备160之一可以向pch150提供对pciel1状态(或pciel1状态请求)的请求。当下游设备160被确定为已经空闲了规定时间量时，可以提供所述请求。

在操作308中，所述上游组件(如pcie根复合体设备156)可以拒绝pciel1状态请求(由下游设备160发送)。例如，pcie根复合体设备156可以拒绝(来自下游设备160之一的)l1状态请求。

在操作309中，(处理器100的)微控制器120可以执行恢复执行的操作。例如，所述处理器可以恢复执行指令。

当所述平台处于活动时，pcie不活动则可能不会导致pcie链路进入l1状态。链路可以保持在l0状态，因为对pciel1状态的所有请求都将被拒绝。

图6示出了根据实施例布置的电子系统。还可以提供其他实施例和配置。提供电子系统以显示可以如上所述进行操作的系统的组件。

图6示出了系统400，所述系统包括处理器410、电力420、显示器425以及存储器430。例如，处理器410可以包括算术逻辑单元和内部高速缓存。处理器410可以通过使用接收到的指令(如经由计算机可读介质(或机器可读介质)接收到的指令)来执行操作。

处理器410可以对应于任何先前描述的处理器。

上述特征可以设置在图6所示的电气系统400内。

系统400还可以包括可结合在网络接口470内的图形界面440、芯片组450、高速缓存460、网络接口470和无线通信单元480。可替代地或另外地，无线通信单元490可以耦合至处理器410，并且在存储器430与处理器410之间可以存在直接连接。

处理器410可以是cpu、微处理器或任何其他类型的处理或计算电路，并且可以包括在具有其余特征件的全部或任何组合的芯片裸片上，或者一个或多个其余特征件可以通过已经连接和接口电耦合至所述微处理器裸片。所示出的连接仅仅是说明性的，因为可以存在所描绘的元件之间或其间的其他连接，例如取决于芯片平台、功能或应用需求。

在至少一个实施例中，处理器410可以设置在芯片上，如上面参考图3b所讨论的片上系统。所述处理器可以包括诸如存储器控制器和图形设备等的组件。

在至少一个实施例中，计算机可读介质(或机器可读介质)可以存储用于控制电路以控制pcie链路的电力状态的程序。可以对所述电路进行控制以控制所述链路的l1状态。例如，所述程序可以存储在系统存储器中，所述系统存储器可以在所述处理器的内部或外部。所述程序可能包括指令或代码。

可以从机器可读介质或经由对一个或多个电子可访问介质等提供访问的远程连接(例如，在天线和/或网络接口的网络上)可访问的外部存储设备向存储器提供由所述处理器执行的指令或代码。机器可读介质可以包括以机器(例如，计算机)可读的形式提供(即，存储和/或传输)信息的任何机制。例如，机器可读介质可以包括随机存取存储器(ram)、只读存储器(rom)、磁存储介质或光存储介质、闪存设备、电、光、声或其他形式的传播信号(例如，载波、红外线信号、数字信号)等。在替代实施例中，可以使用硬连线电路来代替指令或代码或与指令或代码组合使用，因此实施例不限于硬件电路和软件指令的任何特定组合。

所述程序可以包括用于执行在先前讨论的实施例中执行的任何操作或功能的代码或指令。

可以在用于执行任务的代码段或指令中提供上述实施例的特征。所述代码段或任务可以存储在处理器可读介质(或机器可读介质)中，或通过传输介质或通信链路上的载波中的计算数据信号进行传递。所述处理器可读介质、机器可读介质和/或计算机可读介质可以包括可存储或传递信息的任何介质。

以下示例涉及进一步实施例。

示例1是一种控制链路的方法，所述方法包括：确定耦合至所述链路的第一设备的状况，在所述第一设备处从耦合至链路的第二设备接收对特定链路状态的请求，以及基于所述第一设备的所述确定的状况来确定所述链路的电力状态。

在示例2中，如示例1所述的主题可以可选地包括：确定所述第一设备的所述状况包括确定所述第一设备的空闲状况。

在示例3中，如示例1和示例2所述的主题可以可选地包括：确定所述电力状态包括基于所述第一设备的所述确定的空闲状况来确定所述链路的断电状态。

在示例4中，如示例1所述的主题可以可选地包括：确定所述第一设备的所述状况包括确定所述第一设备的至少一个组件的活动状况。

在示例5中，如示例1和示例4所述的主题可以可选地包括：确定所述电力状态包括基于所述第一设备的至少一个组件的所述确定的活动状况来确定所述链路的通电状态。

在示例6中，如示例1-5所述的主题可以可选地包括：所述链路是外围组件互连高速(pcie)链路。

在示例7中，如示例1和示例6所述的主题可以可选地包括：所述第一设备包括处理器。

在示例8中，如示例1和示例7所述的主题可以可选地包括：所述处理器包括pcie根复合体设备。

在示例9中，如示例1-8所述的主题可以可选地包括：基于所述链路的所述确定的电力状态来控制到所述链路的电力。

在示例10中，如示例1-9所述的主题可以可选地包括：所述链路的所述电力状态是所述链路的断电状态或所述链路的通电状态。

在示例11中，如示例1所述的主题可以可选地包括：基于所确定的电力状态来拒绝所述链路的断电状态。

在示例12中，如示例1所述的主题可以可选地包括：基于所确定的电力状态而允许所述链路的断电状态。

在示例13中，如示例1所述的主题可以可选地包括：确定所述状况包括确定所述第一设备的全局空闲状况。

示例14是一种电子系统，包括：第一设备，第二设备，以及所述第一设备与所述第二设备之间的链路，所述第一设备用于确定所述第一设备的状况，并且用于基于所述第一设备的所述确定的状况来确定所述链路的电力状态。

在示例15中，如示例14所述的主题可以可选地包括：所述第一设备用于确定所述第一设备的空闲状态。

在示例16中，如示例14和示例15所述的主题可以可选地包括：所述第一设备用于基于所述第一设备的所述确定的空闲状况来确定所述链路的断电状态。

在示例17中，如示例14所述的主题可以可选地包括：所述第一设备用于确定所述第一设备的至少一个组件的活动状况。

在示例18中，如示例14和示例17所述的主题可以可选地包括：所述第一设备用于基于所述第一设备的至少一个组件的所述确定的活动状况来确定所述链路的通电状态。

在示例19中，如示例14-18所述的主题可以可选地包括：所述链路是所述第一设备与所述第二设备之间的外围组件互连高速(pcie)链路。

在示例20中，如示例14和示例19所述的主题可以可选地包括：所述第一设备包括处理器。

在示例21中，如示例14和示例20所述的主题可以可选地包括：所述处理器包括微控制器和pcie根复合体设备。

在示例22中，如示例14和示例21所述的主题可以可选地包括：所述pcie根复合体装置用于基于所述链路的所述确定的电力状态来控制所述链路。

在示例23中，如示例14和示例21所述的主题可以可选地包括：所述pcie根复合体设备用于从所述第二设备接收对特定链路状态的请求。

在示例24中，如示例14和示例21所述的主题可以可选地包括：所述微控制器用于确定所述第一装置的所述状况。

在示例25中，如示例14和示例21所述的主题可以可选地包括：所述微控制器用于确定所述第一设备的空闲状况。

在示例26中，如示例14和示例21所述的主题可以可选地包括：所述微控制器用于确定所述第一设备的至少一个组件的活动状况。

在示例27中，如示例14-26所述的主题可以可选地包括：所述链路的所述电力状态是所述链路的断电状态或所述链路的通电状态。

在示例28中，如示例14所述的主题可以可选地包括：所述第一设备用于基于所确定的电力状态来拒绝所述链路的断电状态。

在示例29中，如示例14所述的主题可以可选地包括：所述第一设备用于基于所确定的电力状态而允许所述链路的断电状态。

在示例30中，如示例14所述的主题可以可选地包括：所述第一设备用于确定所述第一设备的全局空闲状态。

示例31是一种电子装置，包括：第一设备，所述第一设备用于确定所述第一设备的状况，并且用于基于所述第一设备的所述确定的状况来确定链路的电力状态。

在示例32中，如示例31所述的主题可以可选地包括：所述第一设备用于确定所述第一设备的空闲状态。

在示例33中，如示例31和示例32所述的主题可以可选地包括：所述第一设备用于基于所述第一设备的所述确定的空闲状况来确定所述链路的断电状态。

在示例34中，如示例31所述的主题可以可选地包括：所述第一设备用于确定所述第一设备的至少一个组件的活动状况。

在示例35中，如示例31和示例34所述的主题可以可选地包括：所述第一设备用于基于所述第一设备的至少一个组件的所述确定的活动状况来确定所述链路的通电状态。

在示例36中，如示例31-35所述的主题可以可选地包括：所述链路是所述第一设备与第二设备之间的外围组件互连高速(pcie)链路。

在示例37中，如示例31和示例36所述的主题可以可选地包括：所述第一设备包括处理器。

在示例38中，如示例31和示例37所述的主题可以可选地包括：所述处理器包括微控制器和pcie根复合体设备。

在示例39中，如示例31和示例38所述的主题可以可选地包括：所述pcie根复合体装置用于基于所述链路的所述确定的电力状态来控制所述链路。

在示例40中，如示例31和示例38所述的主题可以可选地包括：所述pcie根复合体设备用于从所述第二设备接收对特定链路状态的请求。

在示例41中，如示例31和示例38所述的主题可以可选地包括：所述微控制器用于确定所述第一装置的所述状况。

在示例42中，如示例31和示例38所述的主题可以可选地包括：所述微控制器用于确定所述第一设备的空闲状况。

在示例43中，如示例31和示例38所述的主题可以可选地包括：所述微控制器用于确定所述第一设备的至少一个组件的活动状况。

在示例44中，如示例31-43所述的主题可以任选地包括：所述链路的所述电力状态是所述链路的断电状态或所述链路的通电状态。

在示例45中，如示例31所述的主题可以可选地包括：所述第一设备用于基于所确定的电力状态来拒绝所述链路的断电状态。

在示例46中，如示例31所述的主题可以可选地包括：所述第一设备用于基于所确定的电力状态而允许所述链路的断电状态。

在示例47中，如示例31所述的主题可以可选地包括：所述第一设备用于确定所述第一设备的全局空闲状态。

示例48是一种具有链路的系统，所述系统包括：用于确定耦合至所述链路的第一设备的状况的装置，用于在所述第一设备处从耦合至所述链路的第二设备接收对特定链路状态的请求的装置，以及用于基于所述第一设备的所述确定的状况来确定所述链路的电力状态的装置。

在示例49中，如示例48所述的主题可以可选地包括：用于确定所述状况的装置确定所述第一设备的空闲状况。

在示例50中，如示例48和示例49所述的主题可以可选地包括：所述用于确定所述电力状态的装置基于所述第一设备的所述确定的空闲状况来确定所述链路的断电状态。

在示例51中，如示例48所述的主题可以可选地包括：用于确定所述状况的装置确定所述第一设备的至少一个组件的活动状况。

在示例52中，如示例48和示例51所述的主题可以可选地包括：用于确定所述电力状态的装置基于所述第一设备的至少一个组件的所述确定的活动状况来确定所述链路的通电状态。

在示例53中，如示例48-52所述的主题可以可选地包括：所述链路是外围组件互连高速(pcie)链路。

在示例54中，如示例48和示例53所述的主题可以可选地包括：所述第一设备包括处理器。

在示例55中，如示例48和示例54所述的主题可以可选地包括：所述处理器包括pcie根复合体设备。

在示例56中，如示例44-55所述的主题可以可选地包括：用于基于所述链路的所述确定的电力状态来控制到所述链路的电力的装置。

在示例57中，如示例48-56所述的主题可以可选地包括如权利要求48-56中任一项所述的系统，所述链路的所述电力状态是所述链路的断电状态或所述链路的通电状态。

在示例58中，如示例48所述的主题可以可选地包括：用于基于所确定的电力状态来拒绝所述链路的断电状态的装置。

在示例59中，如示例48所述的主题可以可选地包括：用于基于所确定的电力状态而允许所述链路的断电状态的装置。

在示例60中，如示例48所述的主题可以可选地包括：用于确定所述状况的装置确定所述第一设备的全局空闲状况。

示例61是一种电子装置，包括：第一逻辑，所述第一逻辑的至少一部分是硬件，用于确定第一设备的状况，以及第二逻辑，所述第二逻辑的至少一部分是硬件，用于基于所述第一设备的所述确定的状况来确定链路的电力状态。

在示例62中，如示例61所述的主题可以可选地包括：所述第一逻辑用于确定所述第一设备的空闲状态。

在示例63中，如示例61和示例62所述的主题可以可选地包括：所述第二逻辑用于基于所述第一设备的所述确定的空闲状况来确定所述链路的断电状态。

在示例64中，如示例61所述的主题可以可选地包括：所述第一逻辑用于确定所述第一设备的至少一个组件的活动状况。

在示例65中，如示例61-64所述的主题可以可选地包括：所述第二逻辑用于基于所述第一设备的至少一个组件的所述确定的活动状况来确定所述链路的通电状态。

在示例66中，如示例61-65所述的主题可以可选地包括：所述链路是外围组件互连高速(pcie)链路。

在示例67中，如示例61-66所述的主题可以可选地包括：所述链路的所述电力状态是所述链路的断电状态或所述链路的通电状态。

在示例68中，如示例61所述的主题可以可选地包括：所述第二逻辑用于基于所确定的电力状态来拒绝所述链路的断电状态。

在示例69中，如示例61所述的主题可以可选地包括：所述第二逻辑用于基于所确定的电力状态而允许所述链路的断电状态。

在示例70中，如示例61所述的主题可以可选地包括：所述第一逻辑用于确定所述第一设备的全局空闲状态。

示例71是一种机器可读介质，包括一条或多条指令，所述指令在被执行时使处理器执行一个或多个操作以便：确定耦合至链路的第一设备的状况，以及基于所述第一设备的所述确定的状况来确定所述链路的电力状态。

在示例72中，如示例71所述的主题可以可选地包括：所述一个或多个操作包括确定所述第一设备的空闲状况。

在示例73中，如示例71和示例72所述的主题可以可选地包括：所述一个或多个操作包括基于所述第一设备的所述确定的空闲状况来确定所述链路的断电状态。

在示例74中，如示例71所述的主题可以可选地包括：所述一个或多个操作包括确定所述第一设备的至少一个组件的活动状况。

在示例75中，如示例71和示例74所述的主题可以可选地包括：所述一个或多个操作包括基于所述第一设备的至少一个组件的所述确定的活动状况来确定所述链路的通电状态。

在示例76中，如示例71-75所述的主题可以可选地包括：所述链路是外围组件互连高速(pcie)链路。

在示例77中，如示例71-76所述的主题可以可选地包括：所述一个或多个操作包括基于所述链路的所述确定的电力状态来控制到所述链路的电力。

在示例78中，如示例71-77所述的主题可以可选地包括：所述链路的所述电力状态是所述链路的断电状态或所述链路的通电状态。

在示例79中，如示例71所述的主题可以可选地包括：所述一个或多个操作包括基于所确定的电力状态来拒绝所述链路的断电状态。

在示例80中，如示例71所述的主题可以可选地包括：所述一个或多个操作包括基于所确定的电力状态而允许所述链路的断电状态。

在示例81中，如示例71所述的主题可以可选地包括：所述一个或多个操作包括确定所述第一设备的全局空闲状况。

本说明书中对“一个实施例(oneembodiment)”、“实施例(anembodiment)”、“示例实施例(exampleembodiment)”等的引用意味着在至少一个实施例中包括了结合所述实施例所描述的具体特征、结构、或特性。此类短语在本说明书中各地方的出现不一定全都指代相同的实施例。进一步地，当结合任何实施例描述具体特征、结构或特性时，认为结合其他实施例来实现这种特征、结构或特性是在本领域技术人员的范围内。

虽然已经对实施例参照了其许多说明性实施例加以描述，应该理解的是，本领域技术人员可以想出将落在本公开的精神和原理范围内的许多其他修改和实施例。更确切地，在本公开的范围、附图和所附权利要求书内的主题组合安排的部件部分和/或安排中，各种改变和修改是可能的。除了部件部分和/或安排中的改变和修改之外，替代性使用同样将对本领域技术人员显而易见。